半导体装置制造方法及图纸

公开了半导体装置。所述半导体装置包括：有源图案，在基底上，其中，有源图案包括彼此堆叠的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过所述多个沟道层彼此连接；以及第一栅电极和第二栅电极，至少部分地围绕沟道层并且在第二方向上延伸，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，并且其中，有源图案的第一侧壁与第一栅电极的外侧壁之间的第一距离和有源图案的第二侧壁与第二栅电极的外侧壁之间的第二距离不同。栅电极的外侧壁之间的第二距离不同。栅电极的外侧壁之间的第二距离不同。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2021年11月2日在韩国知识产权局提交的第10
‑
2021
‑
0148967号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]本专利技术构思涉及半导体装置，更具体地，涉及包括场效应晶体管的半导体装置和制造半导体装置的方法。

技术介绍

[0003]通常，半导体装置包括集成电路，集成电路包括例如金属氧化物半导体场效应晶体管(MOSFET)。随着半导体装置的大小和设计规则逐渐降低，MOSFET的大小也正在按比例缩小。然而，随着MOSFET按比例缩小，半导体装置的操作特性可能劣化。因此，已经进行了各种研究，以开发在克服由半导体装置的高集成度引起的限制的同时制造具有提高的性能的半导体装置的方法。

技术实现思路

[0004]根据本专利技术构思的示例性实施例，一种半导体装置包括：有源图案，在基底上，其中，有源图案包括彼此堆叠并且彼此间隔开的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过所述多个沟道层彼此连接；以及第一栅电极和第二栅电极，至少部分地围绕所述多个沟道层并且在跨过有源图案延伸的同时在第二方向上延伸，其中，第一栅电极和第二栅电极布置为与所述多个源极/漏极图案邻近，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，并且其中，有源图案的第一侧壁与第一栅电极的外侧壁之间的第一距离和有源图案的第二侧壁与第二栅电极的外侧壁之间的第二距离不同。
[0005]根据本专利技术构思的示例性实施例，一种半导体装置包括：有源图案，在基底上，其中，有源图案包括彼此堆叠并且间隔开的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过沟道层彼此连接；以及第一栅电极至第三栅电极，至少部分地围绕沟道层并且在跨过有源图案延伸的同时在第二方向上延伸，其中，第一栅电极至第三栅电极布置在所述多个源极/漏极图案之间，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，其中，第一侧壁和第二侧壁中的每个具有弯曲形状，弯曲形状朝向所述多个源极/漏极图案中的邻近的源极/漏极图案弯曲，其中，第一栅电极与第一侧壁邻近，其中，第二栅电极与第二侧壁邻近，其中，第三栅电极在第一栅电极与第二栅电极之间，并且其中，第一侧壁与第一栅电极的外侧壁之间的第一距离比第二侧壁与第二栅电极的外侧壁之间的第二距离小。
[0006]根据本专利技术构思的示例性实施例，一种半导体装置包括：多个有源图案，在基底上，其中，所述多个有源图案中的每个包括彼此堆叠并且间隔开的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在所述多个有源图案上，其中，所述多个源
极/漏极图案通过所述多个沟道层彼此连接；第一栅电极至第三栅电极，至少部分地围绕沟道层并且在第二方向上跨过所述多个有源图案延伸，其中，所述多个源极/漏极图案布置在第一栅电极至第三栅电极之间，其中，第二方向与第一方向相交；栅极介电图案，在第一栅电极至第三栅电极与所述多个沟道层之间；多个第一栅极间隔件，从沟道层中的最上面的沟道层的顶表面垂直延伸，并且覆盖第一栅电极至第三栅电极中的每个的侧壁；多个第二栅极间隔件，在所述多个源极/漏极图案与第一栅电极至第三栅电极之间，其中，所述多个第二栅极间隔件与所述多个第一栅极间隔件垂直重叠；多个栅极覆盖图案，在所述多个第一栅极间隔件之间，并且在第一栅电极至第三栅电极上；层间介电层，覆盖所述多个第一栅极间隔件的侧壁和顶表面以及所述多个栅极覆盖图案的顶表面；多个有源接触件，在第一栅电极至第三栅电极中的每个的背对侧上，其中，有源接触件穿透层间介电层并且连接到所述多个源极/漏极图案；以及栅极接触件，穿透层间介电层以连接到第一栅电极至第三栅电极之一，其中，所述多个有源图案在第二方向上通过第一沟槽彼此间隔开，并且在第一方向上通过第二沟槽彼此间隔开，其中，所述多个有源图案中的每个具有第一侧壁和面向第一侧壁的第二侧壁，其中，第一侧壁和第二侧壁中的每个具有弯曲形状，弯曲形状朝向所述多个源极/漏极图案中的邻近的源极/漏极图案弯曲，其中，第一栅电极与第一侧壁邻近，其中，第二栅电极与第二侧壁邻近，其中，第三栅电极在第一栅电极与第二栅电极之间，并且其中，第一侧壁与第一栅电极的外侧壁之间的第一距离比第二侧壁与第二栅电极的外侧壁之间的第二距离小。
附图说明
[0007]图1A示出展示根据本专利技术构思的示例性实施例的半导体装置的平面图。
[0008]图1B和图1C示出分别沿着图1A的线I
‑
I'和线II
‑
II'截取的剖视图，剖视图示出根据本专利技术构思的示例性实施例的半导体装置。
[0009]图2示出图1B的部分A和部分B的放大剖视图，放大剖视图部分地示出根据本专利技术构思的示例性实施例的半导体装置。
[0010]图3和图4示出沿着图1A的线I
‑
I'截取的剖视图，剖视图示出根据本专利技术构思的示例性实施例的半导体装置。
[0011]图5A、图6A、图7A和图8A示出根据本专利技术构思的示例性实施例的制造半导体装置的方法的平面图。
[0012]图5B、图6B、图7B和图8B分别示出沿着图5A、图6A、图7A和图8A的线I
‑
I'截取的剖视图，剖视图示出根据本专利技术构思的示例性实施例的制造半导体装置的方法。
[0013]图5C和图8C分别示出沿着图5A和图8A的线II
‑
II'截取的剖视图，剖视图示出根据本专利技术构思的示例性实施例的制造半导体装置的方法。
具体实施方式
[0014]现在将参照附图更全面地描述本专利技术构思的示例性实施例。
[0015]图1A示出展示根据本专利技术构思的示例性实施例的半导体装置的平面图。图1B和图1C示出分别沿着的图1A的线I
‑
I'和线II
‑
II'截取的剖视图，剖视图示出根据本专利技术构思的示例性实施例的半导体装置。
[0016]参照图1A、图1B和图1C，基底100可被设置，并且可包括第一单元区域PR和第二单元区域NR。基底100可以是化合物半导体基底或包括例如硅(Si)、锗(Ge)和硅锗(SiGe)中的一种的半导体基底。例如，基底100可以是硅基底。基底100可具有平行于第一方向D1和第二方向D2的顶表面，并且第三方向D3基本垂直于基底100的顶表面。第一方向D1、第二方向D2和第三方向D3可彼此相交(例如，正交)。
[0017]第一单元区域PR和第二单元区域NR可由形成在基底100的上部部分上的第二沟槽TR2限定。第二沟槽TR2可位于第一单元区域PR与第二单元区域NR之间。第一单元区域PR和第二单元区域NR可用第一单元区域PR与第二单元区域NR之间的第二沟槽TR2在第二方向D2上彼此间隔开。例如，第二沟槽TR2可在第一方向D1上延伸。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：有源图案，在基底上，其中，有源图案包括彼此堆叠并且彼此间隔开的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过所述多个沟道层彼此连接；以及第一栅电极和第二栅电极，至少部分地围绕所述多个沟道层并且在跨过有源图案延伸的同时在第二方向上延伸，其中，第一栅电极和第二栅电极布置为与所述多个源极/漏极图案邻近，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，并且其中，有源图案的第一侧壁与第一栅电极的外侧壁之间的第一距离和有源图案的第二侧壁与第二栅电极的外侧壁之间的第二距离不同。2.根据权利要求1所述的半导体装置，其中，第一距离和第二距离中的每个比第一栅电极和第二栅电极中的每个在第一方向上的宽度小。3.根据权利要求2所述的半导体装置，其中，第一距离和第二距离中的每个比第一栅电极和第二栅电极中的每个在第一方向上的宽度的一半小。4.根据权利要求1所述的半导体装置，其中，有源图案设置为多个有源图案，其中，所述多个有源图案在第一方向上通过多个沟槽彼此间隔开，其中，所述多个沟槽被填充有装置隔离层，并且其中，装置隔离层沿着第一侧壁和/或第二侧壁延伸。5.根据权利要求4所述的半导体装置，其中，第一栅电极和第二栅电极中的每个包括：顶部电极，在所述多个沟道层中的最上面的沟道层上；以及底部电极，在所述多个沟道层之间，并且其中，装置隔离层在第一方向上与第一栅电极的顶部电极的至少一部分和第二栅电极的顶部电极的至少一部分叠置。6.根据权利要求1所述的半导体装置，其中，第一栅电极和第二栅电极中的每个包括：顶部电极，在所述多个沟道层中的最上面的沟道层上；以及底部电极，在所述多个沟道层之间，其中，第一栅电极的底部电极包括第一部分和第二部分，第一部分和第二部分与置于第一部分与第二部分之间的所述多个沟道层之一堆叠，其中，第一栅电极的底部电极的第一部分的宽度与第一栅电极的底部电极的第二部分的宽度不同。7.根据权利要求6所述的半导体装置，其中，第一栅电极的顶部电极包括：第一部分，与第一栅电极的底部电极邻近；以及第二部分，在第一部分上，其中，第一栅电极的顶部电极的第二部分的宽度比第一栅电极的顶部电极的第一部分的宽度大。8.根据权利要求6所述的半导体装置，其中，第二栅电极的底部电极包括第三部分和第四部分，第三部分和第四部分与置于第三部分与第四部分之间的所述多个沟道层之一堆叠，其中，第二栅电极的底部电极的第三部分的宽度与第二栅电极的底部电极的第四部分
的宽度不同。9.根据权利要求8所述的半导体装置，其中，包括在第一栅电极中的底部电极的第一部分的宽度与包括在第二栅电极中的底部电极的第三部分的宽度不同，并且包括在第一栅电极中的底部电极的第二部分的宽度与包括在第二栅电极中的底部电极的第四部分的宽度不同。10.根据权利要求1至权利要求9中的任一项所述的半导体装置，还包括：多个栅极间隔件，覆盖第一栅电极的侧壁和第二栅电极的侧壁，其中，所述多个栅极间隔件中的第一栅极间隔件覆盖第一栅电极的外侧壁和第二栅电极的外侧壁，并且从所述多个沟道层中的最上面的沟道层的顶表面向下延伸。11.一种半导体装置，包括：有源图案，在基底上，其中，有源图案包括彼此堆叠并且间隔开的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过所述多个沟道层彼此连接；以及第一栅电极至第三栅电极，至少部分地围绕所述多个沟道层并且在跨过有源图案延伸的同时在第二方向上延伸，其中，第一栅电极至第三栅电极布置在所述多个源极/漏极图案之间，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，其中，第一侧壁和第二侧壁中的每个具有弯曲形状，弯曲形状朝向所述多个源极/漏极图案中的邻近的源极/漏极图案弯曲，其中，第一栅电极与第一侧壁邻近，其中，第二栅电极与第二侧壁邻近，其中，第三栅电极在第一栅电极与第二栅电极之间，并且其中，第一侧壁与第一栅电极的外侧壁之间的第一距离比第二侧壁与第二栅电极的外侧壁之间的...

【专利技术属性】
技术研发人员：刘庭均，朴范琎，成石铉，李豪真，金洞院，李东奎，李明宣，赵槿汇，崔汉别，河智龙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：