磁存储单元制造技术

本发明专利技术提出一种磁存储单元，包括：第一晶体管，所述第一晶体管的栅电极与位线相连；位于所述第一晶体管的沟道绝缘层和栅电极之间的磁性隧道结ＭＴＪ；和第二晶体管，所述第二晶体管的源／漏极之一与所述ＭＴＪ串行连接，其中，所述磁存储单元的写操作由所述第一晶体管控制，所述磁存储单元的读操作由所述第二晶体管控制。本发明专利技术将磁存储单元的写操作和读操作分别设在两个通路上进行，从而在保证磁存储单元性能的基础上，大大地减小了写操作时所需的晶体管的沟道宽度，从而减小整个磁存储单元的面积。

【技术实现步骤摘要】

本专利技术涉及半导体设计及制造
，特别涉及一种磁存储单元。
技术介绍
高密度、高速、低功耗的非挥发存储技术是存储技术的发展目标，而通用存储技术 就不具备上述优点。磁随机存储器(MRAM)已经有商业化的芯片，但是由于其磁场写入方式 的限制，因此很难发展成为未来的通用存储技术。目前，基于自旋转移矩的磁非挥发存储器 (STT-RAM)是纯电流写入方式，在保留了 MRAM全部优点的同时，还克服了尺寸难以縮小的 问题，是目前最有希望的通用存储技术。如下表1所示，为STT-RAM与其他类型RAM的性能 参数对比。 表1 SRAMDRAMFlash (NOR)FeRAMMRAMSTT-RAMPRAM单元尺寸50-806-81016-3416-406-206-12(F2)读取时间1-100303-1520-803-202-2020-50写入/擦除1-10050/50lus/10ms50/503-202-2020/30时间(ns)可重复读1016101610151012>1015>10151012写次数写入功耗低低高中中高低低其他功率MOS 管刷新电流无无无无无损耗亚阈区漏 电非挥发性否否是是是是是 如图1和2所示，分别为现有技术中STT-RAM的磁存储单元原理图和立体图。从 图中可以看出，该磁存储单元由一个晶体管和一个磁性隧道结(MTJ)构成，因此可以将现 有的STT-RAM磁存储单元称为1T1J结构。如图所示，位线(B)与MTJ的自由层相连，MTJ的 固定层与MOS晶体管的漏极相连，其中，固定层的磁化方向是固定的，自由层的磁化方向是 可变的，其会随着施加的电流大小发生改变，从而可通过自由层磁化方向的改变完成写入 和读取操作。 现有技术存在的缺点是，当前1T1J结构的STT-RAM磁存储单元的临界电流密度过 大，这导致选择晶体管的尺寸无法縮小，因为无法实现高密度存储，按照目前107A cm—2量 级计算，每个单元的选择晶体管的沟道宽度约10微米。虽然可以采用多种方式降低临界电 流密度，进而减小晶体管的尺寸，但是由于临界电流密度和热稳定性之间存在的固有矛盾， 会牺牲磁存储单元的热稳定性。例如，减小MTJ的尺寸、选用饱和磁化强度较小的铁磁材料3作为自由层，但是，这些方法都是以牺牲磁存储单元的热稳定性为代价的。因此，急需寻求 一种合理的途径解决STT-RAM的高密度化问题，从而可以使STT-RAM这一技术真正走向实 用。
技术实现思路
本专利技术的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中STT-RAM结构由于临界电流密度大引起的晶体管尺寸大，从而造成密度不能有效提高的缺陷。 为达到上述目的，本专利技术一方面提出一种磁存储单元，包括第一晶体管，所述第一晶体管的栅电极与位线相连；位于所述第一晶体管的沟道绝缘层和栅电极之间的磁性隧道结MTJ ;和第二晶体管，所述第二晶体管的源/漏极之一与所述MTJ串行连接，其中，所述磁存储单元的写操作由所述第一晶体管控制，所述磁存储单元的读操作由所述第二晶体管控制。 在本专利技术的一个实施例中，所述第一晶体管和第二晶体管可为NMOS管。 在本专利技术的一个实施例中，所述MTJ的固定层与所述第二晶体管的源/漏极之一以及所述第一晶体管的沟道绝缘层相连，所述MTJ的自由层与所述第一晶体管的栅电极相连。 在本专利技术的一个实施例中，所述栅电极为金属栅电极或多晶硅栅电极。 在本专利技术的一个实施例中，在写操作时，关闭所述第二晶体管并在所述位线施加电压，以及在所述第一晶体管的源极和漏极之间施加偏压，所述源极和漏极之间的电流通过量子隧穿效应穿过所述MTJ以产生不同方向的写电流。其中，在写操作时，所述第一晶体管提供电流的面积为沟道长度和宽度的乘积。 在本专利技术的一个实施例中，在读操作时，开启所述第二晶体管，并在所述位线和所 述第二晶体管之间施加偏压，根据通过所述第二晶体管的电流值判断所述MTJ的磁化取向 以读取所述MTJ存储的信息。具体地，如果通过所述第二晶体管的电流大于预设电流，则判 断所述MTJ的自由层和固定层的磁化方向平行；如果通过所述第二晶体管的电流小于预设 电流，则判断所述MTJ的自由层和固定层的磁化方向相反。 本专利技术实施例上述的磁存储单元用在高密度自旋转移矩存储器中，从而实现高密 度自旋转移矩存储芯片。 本专利技术将磁存储单元的写操作和读操作分别设在两个通路上进行，虽然比现有 ITIJ的结果增加了一个晶体管，但是由于写操作时第一晶体管提供电流的面积为沟道长度 和宽度的乘积，因此本专利技术中第一晶体管和第二晶体管的面积远远地小于目前临界电流密 度所要求的选择晶体管的面积，从而在保证磁存储单元性能的基础上，大大地减小了磁存 储单元的面积。 本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本专利技术的实践了解到。附图说明 本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中 图1和2分别为现有技术中STT-RAM的磁存储单元原理图和立体图； 图3为本专利技术实施例的2T1J的STT-RAM磁存储单元结构示意图； 图4为本专利技术实施例的第一晶体管Tl和MTJ的结构图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。 下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简 化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 "上"的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。 相对于现有技术中的1T1J结构，本专利技术实施例提出了 2T1J的STT-RAM磁存储单 元结构。本专利技术实施例将存储器的写操作和读操作分别在两个通路进行。如图3所示，为 本专利技术实施例的2T1J的STT-RAM磁存储单元结构示意图。该2T1J的STT-RAM磁存储单元 结构包括第一晶体管Tl，其中第一晶体管Tl的栅电极G1与位线B相连，和位于第一晶体管 Tl的沟道绝缘层和栅电极之间的MTJ，通过第一晶体管T1沟道向栅极的隧穿电流对该MTJ 进行写操作，其写操作由第一晶体管T1控制，还包括第二晶体管T2，其中第二晶体管T2的 源/漏极之一 (对于第二晶体管T2的类型不同，可选择源极或漏极)与MTJ串行连接，其中 由第二晶体管T2控制磁存储单元的读操作，对该磁存储单元的读操作可直接在MTJ的两端 进行。在上述实施例中，第一晶体管Tl为写选择晶体管，第二晶体管T2为读选择晶体管， 优选地，第一晶体管Tl和第二晶体管T本文档来自技高网...

【技术保护点】
一种磁存储单元，其特征在于，包括：第一晶体管，所述第一晶体管的栅电极与位线相连；位于所述第一晶体管的沟道绝缘层和栅电极之间的磁性隧道结ＭＴＪ；和第二晶体管，所述第二晶体管的源／漏极之一与所述ＭＴＪ串行连接，其中，所述磁存储单元的写操作由所述第一晶体管控制，所述磁存储单元的读操作由所述第二晶体管控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓宁，陈培毅，曲秉郡，张磊，张树超，董浩，任敏，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]