集成电路的可编程宏测试设计制造技术

一种使用可编程宏内置自测试(BIST)来测试集成电路的系统和方法。该方法包括：由集成电路(IC)设备的内置自测试(BIST)控制器从测试装置接收用于测试IC设备的第一区域的第一类型的测试向量。该方法包括：基于第一类型的测试向量来识别多个BIST引擎中与IC设备的第一区域相关联的第一BIST引擎。该方法包括：基于第一类型的测试向量生成第二类型的第一命令。该方法包括：基于第二类型的第一命令来配置多个BIST引擎中的第一BIST引擎，以使第一BIST引擎对IC设备的第一区域执行第一组测试。BIST引擎对IC设备的第一区域执行第一组测试。BIST引擎对IC设备的第一区域执行第一组测试。

【技术实现步骤摘要】
集成电路的可编程宏测试设计


[0001]本公开总体上涉及存储器设备领域，并且更具体地，涉及集成电路的可编程宏测试(programmable macro test)。

技术介绍

[0002]计算设备通常依赖于存储的数字信息，这些数字信息主要是可以用于指导电路性能的数据。数字信息可以存储在不同类型的集成电路中，例如存储器设备。随机存取存储器(RAM)是指在任何时刻都可以随机存取的存储器，而不必逐步通过每一存储器位置。RAM存储器是易失性的，这意味着一旦电力被移除，存储在RAM中的信息就会丢失。相反，只读存储器(ROM)是非易失性的，因为当电力被移除时，它的内容不会丢失。存储器设备在出售到市场之前通常要进行检测。
附图说明
[0003]本公开在附图的图中以示例的方式而不是限制的方式示出，在附图中，相同的附图标记表示相似的元件，并且其中：
[0004]图1是示出根据一些实施例的使用可编程宏内置自测试(BIST，built
‑
in self
‑
test)来测试集成电路的示例性环境的框图；
[0005]图2是示出根据一些实施例的使用图1中的接口处理单元(IPU)的示例性环境的框图；
[0006]图3是示出根据一些实施例的使用图1中的指令解码单元(IDU)的示例性环境的框图；
[0007]图4是示出根据一些实施例的使用图1中的BIST执行单元(BEXU)的示例性环境的框图；
[0008]图5是示出根据一些实施例的使用图1中的提交单元的示例性环境的框图；
[0009]图6是示出根据一些实施例的使用图1中的结果分析单元(RAU)的示例性环境的框图；
[0010]图7是根据一些实施例的使用可编程宏内置自测试(BIST)来测试集成电路的方法的流程图；以及
[0011]图8是根据一些实施例的使用可编程宏内置自测试(BIST)来测试集成电路的方法的流程图
具体实施方式
[0012]以下描述阐述了许多具体细节(例如具体系统、部件、方法等的示例)，以便提供对本文描述的使用可编程宏内置自测试(BIST)来测试集成电路的技术的各种实施例的良好理解。然而，对于本领域的技术人员来说，显而易见的是，可以在没有这些具体细节的情况下实践至少一些实施例。在其他实例中，并未详细描述公知的部件、元件或方法，或者以简
单的框图格式对其进行呈现，以避免不必要地模糊本文描述的技术。因此，下文阐述的具体细节仅仅是示例性的。特定实现方式可与这些示例性细节不同，并且仍被预期在本公开的范围内。
[0013]集成电路(IC)设备(例如，存储器设备)的开发人员可以使用外部自动测试装置(ATE)对半导体芯片进行大量测试。ATE可以通过将数据模式读取/写入到存储器设备的地址位置来测试存储器设备，以确认地址位置是无缺陷的(例如，无电路缺陷、无半导体制造缺陷等)。由于ATE往往是大而昂贵的，因此IC设备开发人员可能更喜欢使用一个或多个内部内置自测试(BIST)引擎来测试IC设备，这些BIST引擎通常比ATE更快。在这种情况下，ATE将简单地向IC设备的BIST引擎提供时钟信号，这进而将使BIST引擎直接将数据模式应用到区域(例如，存储器体(memory bank)的存储器位置、IC设备的子系统)，并且评估存储器和子系统输出。因此，IC设备的BIST引擎将处理刺激和观察特征，而只占据IC设备的占用面积的一小部分。
[0014]虽然传统的BIST引擎提供了优于ATE的优势，但它们也有显著的局限性，这对IC设备开发人员有效且经济地测试IC设备的能力产生了负面影响。特别地，传统的BIST引擎使用通常在BIST引擎中硬编码的算法，这使得IC设备开发人员不可能以任何任意组合来编程和执行传统的BIST引擎，同时保持完全的测试程序可重用性。虽然传统的BIST引擎可以用可编程性来实现，但这种可编程性仅受限于BIST引擎级别上，而在整个芯片级别上不存在。然而，这种可编程性是以硅面积为代价的，因为针对每个BIST引擎必须在BIST引擎级别上实现可编程寄存器。另外，传统的BIST实现方式不提供将软存储器测试算法广播到芯片上的所有BIST引擎或其子集的方法。此外，存储器测试需要系统级别操作，例如电源切换甚至超出了传统的具有可编程性的BIST引擎的范围。
[0015]本公开的各方面通过并入可编程宏内置自测试(BIST)控制器来控制一组BIST引擎以测试集成电路来解决上述和其他缺陷。如以下段落所述，在一些实施例中，集成电路(IC)设备的内置自测试(BIST)控制器可以被配置为从测试装置接收第一类型的测试向量，其中，测试向量用于测试IC设备的第一区域。在一些实施例中，可编程宏BIST控制器可以被配置为基于第一类型的测试向量来识别IC设备的多个BIST引擎中与IC设备的第一区域相关联的第一BIST引擎。在一些实施例中，可编程宏BIST控制器可以被配置为基于第一类型的测试向量生成第二类型的第一命令。在一些实施例中，可编程宏BIST控制器可以被配置为基于第二类型的第一命令对多个BIST引擎中的第一BIST引擎进行编程(例如配置)，以使第一BIST引擎对IC设备的第一区域执行第一组测试。
[0016]由ATE发送到可编程宏BIST中的程序由宏指令组成。这些宏指令以以下形式实现：MBIST引擎上存储器测试操作的硬编码序列；SRAM功率开关和保持开关的控制开关；在自测试会话中插入各种时间延迟；在自测试程序中插入条件分支或重定向。测试程序可以由宏指令组成，每个指令都是存储器测试操作的硬编码序列，这消除了实现单独可编程的MBIST引擎的需要，从而为IC设备开发人员节省了管芯尺寸。在每个宏指令的每个可编程宏BIST控制的MBIST引擎上实现的测试操作包括：MBIST测试、存储器修复分析、软修复分布、内置修复分析寄存器(BIRA)填充等。因此，可编程宏BIST控制器允许IC设备开发人员将先前不同的测试向量合并为单个测试向量(例如，存储器修复分析、软修复分布、BIRA寄存器填充、累积修复、存储器BIST测试、逻辑BIST测试)，这导致更快的测试时间、减少的后硅测试
(post silicon test)工程工作量，以及潜在更快的硅启动(bring
‑
up)。当接口不根据部件而改变时，制造流程可以再使用相同的宏BIST测试程序(例如，测试向量)，因此降低了BIST测试向量开发的成本。
[0017]如果需要制造覆盖增强，则IC设备开发人员可以使用可编程宏BIST控制器来容易地增大跨芯片/部件的增强。在后期制造期间，可编程宏BIST控制器提供一种生成可编程通电自测试(POST)以及存储器/逻辑初始化操作的方法。也就是说，可以开发有效的POST程序，以将诸如保持测试的能力与可编程延迟结合。可编程宏BIST控制器还可以用作诊断工具，诊断工具可以帮助IC设备开发人员更容易地识别从客户返回的IC设备中的问题。
[0018]图1是示出根据一些实施例的使用可编程宏内置自测试(BI本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：由集成电路(IC)设备的内置自测试(BIST)控制器从测试装置接收用于测试所述IC设备的第一区域的第一类型的测试向量；由所述BIST控制器基于所述第一类型的所述测试向量来识别所述IC设备的多个BIST引擎中的第一BIST引擎，所述第一BIST引擎与所述IC设备的所述第一区域相关联；由所述BIST控制器基于所述第一类型的所述测试向量生成第二类型的第一命令；以及由所述BIST控制器基于所述第二类型的所述第一命令来配置所述多个BIST引擎中的所述第一BIST引擎，以使所述第一BIST引擎对所述IC设备的所述第一区域执行第一组测试。2.根据权利要求1所述的方法，其中，所述第一类型的所述测试向量还用于测试所述IC设备的第二区域，并且所述方法还包括：由所述BIST控制器基于所述第一类型的所述测试向量来识别所述IC设备的多个BIST引擎中的第二BIST引擎，所述第二BIST引擎与所述IC设备的所述第二区域相关联；由所述BIST控制器基于所述第一类型的所述测试向量生成所述第二类型的第二命令；以及由所述BIST控制器基于所述第二类型的所述第二命令来配置所述多个BIST引擎中的所述第二BIST引擎，以使所述第二BIST引擎对所述IC设备的所述第一区域执行第二组测试。3.根据权利要求1所述的方法，其中，所述第一BIST引擎使用第一算法来对所述IC设备的所述第一区域执行所述第一组测试，并且所述第二BIST引擎使用第二算法来对所述IC设备的所述第二区域执行所述第二组测试。4.根据权利要求1所述的方法，其中，所述第一BIST引擎执行以下各项中的至少一项：对所述IC设备的存储器体的存储器测试，对所述IC设备的子系统的功率模式切换测试，或对所述IC设备的所述子系统的延迟插入测试。5.根据权利要求1所述的方法，其中，所述第一类型对应于高级编程语言，并且所述第二类型对应于低级编程语言。6.根据权利要求1所述的方法，其中，所述IC设备是第一种类的，并且所述方法还包括：再次使用所述测试向量来测试第二种类的第二IC设备的一个或多个区域。7.根据权利要求1所述的方法，其中，配置所述多个BIST引擎中的所述第一BIST引擎还使得所述第一BIST引擎用于：向所述测试装置提供故障诊断信息，所述故障诊断信息指示以下各项中的至少一项：存储器体标识符、存储器地址标识符或位位置标识符、MBIST引擎或算法标识符。8.根据权利要求1所述的方法，其中，配置所述多个BIST引擎中的所述第一BIST引擎还使得所述第一BIST引擎用于：对与所述IC设备的所述第一区域相关联的故障总数进行计数；以及确定所述故障总数小于预定阈值或所述故障总数大于所述预定阈值，并且：响应于确定所述故障总数小于预定阈值，对所述IC设备的所述第一区域执行修复分析；或者响应于确定所述故障总数大于所述预定阈值，生成指示所述IC设备被拒绝的标志。
9.根据权利要求1所述的方法，其中，配置所述多个BIST引擎中的所述第一BIST引擎还使得所述第一BIST引擎用于：在所述BIST控制器不从所述测试装置接收附加测试向量的情况下，执行所述第一组测试的多次迭代。10.根据权利要求1所述的方法，其中，所述测试向量包括以下各项中的至少一项：存储器修复分析指令、软修复分布指令、内置冗余分析(BIRA)寄存器填充指令、累积修复指令、存储器BIST测试指令、逻辑BIST测试指令。11.一种集成电路(IC)设备，包括：多个内置自测试(BIST)引擎；以及耦合到所述多个BIST引擎的BIST控制器，其中，所述BIST控制器被配置为：从测试装置接收用于测试所述IC设备的第一区域的第一类型的测试向量；基于所述第一类型的所述测试向量来识别所述多个BIST引擎中的第...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：