一种可重构多通道信号接收器制造技术

本实用新型专利技术涉及一种可重构多通道信号接收器，属于信号通信技术领域，解决了现有技术中接收器工作在固定的采样频率，导致接收信号频率固定信号接收器灵活性低、适配性不强的问题。接收器包括可变时钟驱动电路，接收固定时钟信号；还与主控逻辑处理器连接，并受其控制输出采样时钟信号和处理时钟信号；主控逻辑处理器，与可变时钟驱动电路和模数转换电路连接，向可变时钟驱动电路和模数转换电路发送控制信号；模数转换电路，包括若干个模数转换器，每个模数转换器均为一个信号通道，模数转换器将外界输入的射频信号转换为数字信号，并传输至主控逻辑处理器。实现了灵活改变采样频率，变换接收信号频率，有效改善这些问题的目的。有效改善这些问题的目的。有效改善这些问题的目的。

【技术实现步骤摘要】
一种可重构多通道信号接收器


[0001]本技术涉及信号通信
，尤其涉及一种可重构多通道信号接收器。

技术介绍

[0002]现代信号接收器的共性要求是宽频带、大动态、低噪声及高稳定。随着雷达体制和数字集成电路的迅速发展，多通道信号接收器的应用也越来越普遍。当前，大部分信号接收器在设计时，都会工作在固定的采样频率，导致了接收信号频率固定，信号接收器灵活性低、适配性不强的缺点。

技术实现思路

[0003]鉴于上述的分析，本技术旨在提供一种可重构多通道信号接收器，用以解决现有接收器工作在固定的采样频率，导致接收信号频率固定信号接收器灵活性低、适配性不强的问题。
[0004]本技术的目的主要是通过以下技术方案实现的：一种可重构多通道信号接收器，包括：可变时钟驱动电路、主控逻辑处理器、模数转换电路；
[0005]所述可变时钟驱动电路，与外部晶振连接，接收外部晶振发出的固定时钟信号；还与主控逻辑处理器连接，在主控逻辑处理器的控制下输出采样时钟信号至模数转换电路，输出处理时钟信号至主控逻辑处理器；
[0006]所述主控逻辑处理器，与可变时钟驱动电路和模数转换电路连接，向可变时钟驱动电路发送时钟控制信号，向模数转换电路发送模数转换控制信号；
[0007]所述模数转换电路，包括若干个模数转换器，所述每个模数转换器均为一个信号通道，所述模数转换器在主控逻辑处理器的控制下将外界输入的射频信号转换为数字信号，并传输至主控逻辑处理器。
[0008]进一步的，所述主控逻辑处理器包括FPGA芯片和外围配置电路；
[0009]所述FPGA芯片接收所述时钟处理信号，并向可变时钟驱动电路发送时钟控制信号，同时向模数转换器发送模数转换控制信号，并接收各通道模数转换器输出的数字信号进行信号处理；
[0010]所述外围配置电路保证FPGA芯片正常工作，以及接收器内部功能完整。
[0011]进一步的，所述模数转换器包括：高速采样模块、数字下变频DDC、滤波模块；
[0012]所述高速采样模块用于对输入的射频信号进行采样并输出采样信号至数字下变频DDC；
[0013]所述数字下变频DDC将采样信号转换为数字基带信号，并输出至滤波模块；
[0014]所述滤波模块用于滤除数字基带信号中的杂波，并将滤波后的数字基带信号输出至主控逻辑处理器。
[0015]进一步的，所述接收器还包括电源转换电路；所述电源转换电路与主控逻辑处理器、可变时钟驱动电路以及模数转换电路连接，为主控逻辑处理器、可变时钟驱动电路以及
模数转换电路提供所需的电源。
[0016]进一步的，所述可变时钟驱动电路的核心芯片为HMC7044。
[0017]进一步的，所述模数转换电路为双和低压线性稳压器，核心芯片为AD9680。
[0018]进一步的，所述FPGA芯片选用型号为XC7VX690T
‑
2FFG1927I。
[0019]进一步的，所述主控逻辑处理器通过SPI接口向可变时钟驱动电路和模数转换电路发送控制信号。
[0020]进一步的，所述主控逻辑处理器通过JESD204B接口接收模数转换器输出的数字基带信号。
[0021]进一步的，所述模数转换电路中模数转换器数量的取值范围为[1，10]。
[0022]与现有技术相比，本技术至少可实现如下有益效果之一：
[0023]1、通过设置模数转换电路，模数转换电路包括多个模数转换器，实现多通道的模拟信号的模数转换、数字下变频、抽取、滤波等功能，保证了通道之间的一致性；
[0024]2、根据需求通过主控机或者控制界面下发命令，主控逻辑处理模块解析相关命令后通过SPI接口更改接收器内时钟芯片的寄存器，实现对采样频率的更改，完成对每一个ADC采样时钟灵活配置；
[0025]3、根据需求通过主控机或者控制界面下发命令，主控逻辑处理模块解析相关命令后通过SPI接口更改接收器内ADC的寄存器，通过改变ADC内部的数字控制振荡器NCO，完成对DC
‑
2.5GHz模拟信号的下变频功能，优化了同步链路，保证了多通道之间的相位、幅度一致性，提高了接收器的稳定性，同时还缩小了接收器的体积，与传统的固定射频采样相比，具有更高的灵活性和适配性。
[0026]本技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本技术的其他特征和优点将在随后的内容中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本技术而了解。本技术的目的和其他优点可通过文字以及附图中所特别指出的内容中来实现和获得。
附图说明
[0027]附图仅用于示出具体实施例的目的，而并不认为是对本技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0028]图1为本申请可重构多通道信号接收器原理框图；
[0029]图2为本申请单个通道的信号流程图；
[0030]图3为本申请信号接收器的硬件结构图。
具体实施方式
[0031]下面结合附图来具体描述本技术的优选实施例，其中，附图构成本申请一部分，并与本技术的实施例一起用于阐释本技术的原理，并非用于限定本技术的范围。
[0032]本技术的一个具体实施例，公开了一种可重构多通道信号接收器，如图1所示。所述接收器包括：可变时钟驱动电路、主控逻辑处理器、模数转换电路；
[0033]所述可变时钟驱动电路，与外部晶振连接，接收外部晶振发出的固定时钟信号；还
与主控逻辑处理器连接，在主控逻辑处理器的控制下输出采样时钟信号至模数转换电路，输出处理时钟信号至主控逻辑处理器；
[0034]所述主控逻辑处理器，与可变时钟驱动电路和模数转换电路连接，向可变时钟驱动电路发送时钟控制信号，向模数转换电路发送模数转换控制信号；
[0035]所述模数转换电路，包括若干个模数转换器，所述每个模数转换器均为一个信号通道，所述模数转换器在主控逻辑处理器的控制下将外界输入的射频信号转换为数字信号，并传输至主控逻辑处理器。
[0036]具体的，本技术采用动态可重构的方式，通过主控逻辑处理器向可变时钟驱动电路发送时钟控制信号，控制可变时钟驱动电路向模数转换电路发送采样时钟信号和向模数转换电路发送模数转换控制信号，控制模数转换器将外界输入的射频信号转换为数字信号，实现了DC
‑
2.5GHz频段内模拟信号的接收功能，提高了接收器的适配性和通用性。
[0037]进一步的，所述主控逻辑处理器包括FPGA芯片和外围配置电路；
[0038]所述FPGA芯片接收所述时钟处理信号，并向可变时钟驱动电路发送时钟控制信号，同时向模数转换器发送模数转换控制信号，并接收各通道模数转换器输出的数字信号进行信号处理；
[0039]进一步的，所述FPGA芯片选用型号为XC7VX690T
‑
2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可重构多通道信号接收器，其特征在于，所述接收器包括：可变时钟驱动电路、主控逻辑处理器、模数转换电路；所述可变时钟驱动电路，与外部晶振连接，接收外部晶振发出的固定时钟信号；还与主控逻辑处理器连接，在主控逻辑处理器的控制下输出采样时钟信号至模数转换电路，输出处理时钟信号至主控逻辑处理器；所述主控逻辑处理器，与可变时钟驱动电路和模数转换电路连接，向可变时钟驱动电路发送时钟控制信号，向模数转换电路发送模数转换控制信号；所述模数转换电路，包括若干个模数转换器，所述每个模数转换器均为一个信号通道，所述模数转换器在主控逻辑处理器的控制下将外界输入的射频信号转换为数字信号，并传输至主控逻辑处理器。2.根据权利要求1所述的一种可重构多通道信号接收器，其特征在于，所述主控逻辑处理器包括FPGA芯片和外围配置电路；所述FPGA芯片接收所述时钟处理信号，并向可变时钟驱动电路发送时钟控制信号，同时向模数转换器发送模数转换控制信号，并接收各通道模数转换器输出的数字信号进行信号处理；所述外围配置电路保证FPGA芯片正常工作，以及接收器内部功能完整。3.根据权利要求2所述的一种可重构多通道信号接收器，其特征在于，所述模数转换器包括：高速采样模块、数字下变频DDC、滤波模块；所述高速采样模块用于对输入的射频信号进行采样并输出采样信号至数字下变频DDC；所述数字下变频DDC将采样信号...

【专利技术属性】
技术研发人员：羊绍斌，胡彬，何兴，张晓英，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：新型
国别省市：