半导体器件及其制造方法技术

本发明专利技术提供一种制造能够改善相邻单元之间的字线干扰的半导体器件的方法。根据本发明专利技术，半导体器件包括：器件隔离层，其在衬底上限定多个有源区并且包括第一区域和第二区域，多个有源区在第一方向上通过具有第一间距的第一区域和具有第二间距的第二区域隔开，第二间距大于第一间距；栅沟槽，其在第一方向上延伸以穿过有源区以及器件隔离层的第一区域和第二区域；以及掩埋字线，其对栅沟槽进行间隙填充，其中，设置在栅沟槽下方的器件隔离层的第一区域由第一绝缘层形成，以及其中，设置在栅沟槽下方的器件隔离层的第二区域由第一绝缘层和第二绝缘层的堆叠结构形成。层和第二绝缘层的堆叠结构形成。层和第二绝缘层的堆叠结构形成。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年10月28日提交的申请号为10
‑
2021
‑
0145646的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本专利技术涉及半导体器件及其制造方法，并且更具体地，涉及包括掩埋栅极的半导体器件及其制造方法。

技术介绍

[0004]为了提高半导体器件的集成度，正在研究具有字线掩埋在衬底中的结构的半导体器件。

技术实现思路

[0005]本专利技术实施例提供一种制造能够改善相邻单元之间的字线干扰的半导体器件的方法。
[0006]根据本专利技术实施例的半导体器件包括：器件隔离层，其在衬底上限定多个有源区并且包括第一区域和第二区域，多个有源区在第一方向上通过具有第一间距的第一区域和具有第二间距的第二区域隔开，第二间距大于第一间距；栅沟槽，其在第一方向上延伸以穿过有源区以及器件隔离层的第一区域和第二区域；以及掩埋字线，其对栅沟槽进行间隙填充，其中，设置在栅沟槽下方的器件隔离层的第一区域由第一绝缘层形成，以及其中，设置在栅沟槽下方的器件隔离层的第二区域由第一绝缘层和第二绝缘层的堆叠结构形成。
[0007]根据本专利技术实施例的制造半导体器件的方法包括：形成器件隔离层，该器件隔离层在衬底上限定多个有源区并且包括第一区域和第二区域，多个有源区在第一方向上通过具有第一间距的第一区域和具有第二间距的第二区域隔开，第二间距大于第一间距；形成栅沟槽，该栅沟槽在第一方向上延伸以穿过有源区以及器件隔离层的第一区域和第二区域；以及形成掩埋字线，该掩埋字线对栅沟槽进行间隙填充，其中，设置在栅沟槽下方的器件隔离层的第一区域由第一绝缘层形成，以及其中，设置在栅沟槽下方的器件隔离层的第二区域由第一绝缘层和第二绝缘层的堆叠结构形成。
[0008]根据本专利技术实施例的半导体器件包括：多个有源区，在衬底中沿着第一方向布置并通过器件隔离层的交替的第一区域和第二区域隔开；以及掩埋字线，其在第一方向上延伸并穿过多个有源区以及器件隔离层的第一区域和第二区域，其中，器件隔离层的第一区域由第一绝缘层形成，以及器件隔离层的第二区域由第一绝缘层和第二绝缘层的堆叠结构形成。
[0009]本专利技术通过改善相邻单元之间的字线干扰而具有改善半导体器件的可靠性的效果。
附图说明
[0010]图1是根据本专利技术实施例的半导体器件的平面图。
[0011]图2A和图2B是示出根据本专利技术实施例的半导体器件的截面图。
[0012]图3和图4是示出根据本专利技术实施例的半导体器件的截面图。
[0013]图5A至图5H是示出根据本专利技术实施例的制造半导体器件的方法的截面图。
[0014]图6A至图6D是示出制造图3所示半导体器件的方法的截面图。
[0015]图7A至图7E是示出制造图4所示半导体器件的方法的截面图。
具体实施方式
[0016]在本文描述的各个实施例将参考作为本专利技术示意图的截面图、平面图以及框图来描述。因此，附图的结构可以因制造公差而被修改。本专利技术的各个实施例不局限于在附图中示出的特定结构，而可以包括根据制造工艺产生的任何结构的改变。而且，通过示意图在附图中示出的任何区域和区域的形状旨在示出各种元件的区域结构的特定示例，并且并不旨在限制本专利技术的范围。
[0017]图1是根据本专利技术实施例的半导体器件的平面图。图2A和图2B是示出根据本专利技术实施例的半导体器件的截面图。图2A是沿图1的线A
‑
A'截取的截面图，且图2B是沿图1的线B
‑
B'截取的截面图。图3和图4是示出根据本专利技术实施例的半导体器件的截面图。图3和图4是沿图1的线A
‑
A'截取的截面图。
[0018]参考图1、图2A以及图2B，根据本专利技术实施例的半导体器件可以包括衬底101和栅极结构BG，其中，衬底101包括有源区103和器件隔离层102，且栅极结构BG形成在衬底101中。另外，半导体器件可以包括形成在衬底101上的位线BL和电容器CAP。
[0019]衬底101可以是适于半导体工艺的任何材料。衬底101可以包括半导体衬底。衬底101可以由含硅材料制成。衬底101可以包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、掺杂碳的硅、它们的组合或它们的多层。衬底101可以包括诸如锗的其他半导体材料。衬底101可以包括III/V族半导体衬底，例如，诸如砷化镓(GaAs)的化合物半导体衬底。衬底101可以包括绝缘体上硅(SOI)衬底。
[0020]由器件隔离层102限定的有源区103可以形成为具有长轴和短轴，并且可以沿着长轴方向和短轴方向二维地布置。例如，有源区103可以具有长度大于宽度的条形，并且可以以岛状布置。
[0021]器件隔离层102可以包括器件隔离沟槽102T和间隙填充在器件隔离沟槽102T中的绝缘层，其中，器件隔离沟槽102T在衬底101中限定多个有源区103。在器件隔离层102中，对器件隔离沟槽102T的与场沟槽105F重叠的区域进行间隙填充的绝缘结构和对器件隔离沟槽102T的除场沟槽105F之外的区域进行间隙填充的绝缘结构可以是不同的。场沟槽105F可以是指形成在器件隔离沟槽102T中的栅沟槽105。
[0022]隔离绝缘层102R可以间隙填充在器件隔离沟槽102T中的除场沟槽105F之外的区域中。隔离绝缘层102R的顶表面可以在与衬底101的顶表面相同的水平位。对器件隔离沟槽102T的与场沟槽105F重叠的区域进行间隙填充的绝缘结构可以不同于其中有源区103在第一方向D1上被具有第一间距的第一区域R1隔开的绝缘结构，并且可以不同于其中有源区103在第一方向D1上被具有大于第一间距的第二间距的第二区域R2隔开的绝缘结构。第一
绝缘层102L可以以第一高度间隙填充在第一区域R1和第二区域R2中。在第二区域R2中，第二绝缘层102U可以局部地形成在第一绝缘层102L上。隔离绝缘层102R和第一绝缘层102L可以是连续的。隔离绝缘层102R和第一绝缘层102L可以包括通过相同的工艺形成的相同的材料。
[0023]例如，器件隔离层102可以包括隔离绝缘层102R、第一绝缘层102L以及第二绝缘层102U，其中，隔离绝缘层102R间隙填充在器件隔离沟槽102T中，第一绝缘层102L以第一高度间隙填充在器件隔离沟槽102T的与场沟槽105F重叠的第一区域R1和第二区域R2中，以及第二绝缘层102U局部地形成在第二区域R2中的第一绝缘层102L上。
[0024]第一绝缘层102L的顶表面可以位于比有源区103的顶表面更低的水平位。在第一绝缘层102L之间凸出的有源区103可以被称为“鳍状件103F”。第一绝缘层102L可以形成为间隙填充在器件隔离沟槽102T中，从而使得第一绝缘层102L的侧壁与有源区103接触。第一绝缘层102L例如可以包括硅氧化物。
[0025]第二绝缘层102U本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：器件隔离层，其在衬底上限定多个有源区并且包括第一区域和第二区域，所述多个有源区在第一方向上通过具有第一间距的所述第一区域和具有第二间距的所述第二区域隔开，所述第二间距大于所述第一间距；栅沟槽，其在所述第一方向上延伸以穿过所述有源区以及所述器件隔离层的所述第一区域和所述第二区域；以及掩埋字线，其对所述栅沟槽进行间隙填充，其中，设置在所述栅沟槽下方的所述器件隔离层的所述第一区域由第一绝缘层形成，以及其中，设置在所述栅沟槽下方的所述器件隔离层的所述第二区域由所述第一绝缘层和第二绝缘层的堆叠结构形成。2.根据权利要求1所述的半导体器件，其中，所述第一绝缘层的顶表面位于比所述栅沟槽的底表面更低的水平位。3.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的顶表面位于比所述第一绝缘层的顶表面更高的水平位。4.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的顶表面位于比所述栅沟槽的底表面更低的水平位。5.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的顶表面位于与所述栅沟槽的底表面相同的水平位。6.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的顶表面位于比所述栅沟槽的底表面更高的水平位。7.根据权利要求1所述的半导体器件，其中，所述第二绝缘层的宽度小于所述器件隔离层的所述第二区域的宽度。8.根据权利要求1所述的半导体器件，其中，所述掩埋字线包括有源栅电极和穿透栅电极，所述有源栅电极设置在所述有源区中，所述穿透栅电极设置在所述器件隔离层中。9.根据权利要求8所述的半导体器件，其中，所述掩埋字线还包括形成在所述器件隔离层上的鳍式栅电极，以及其中，所述鳍式栅电极连接到所述有源栅电极和所述穿透栅电极。10.根据权利要求9所述的半导体器件，其中，所述鳍式栅电极的底表面位于比所述穿透栅电极的底表面更低的水平位。11.根据权利要求9所述的半导体器件，其中，所述鳍式栅电极的底表面位于比所述有源栅电极的底表面更低的水平位。12.根据权利要求1所述的半导体器件，其中，所述第一绝缘层和所述第二绝缘层包括硅氧化物材料。13.一种制造半导体器件的方法，所述方法包括：形成器件隔离层，所述器件隔离层在衬底上限定多个有源区并且包括第一区域和第二区域，所述多个有源区在第一方向上通过具有第一间距的所述第一区域和具有第二间距的所述第二区域隔开，所述第二间距大于所述第一间距；形成栅沟槽，所述栅沟槽在所述第一方向上延伸以穿过所述有源区以及所述器件隔离
层的所述第一区域和所述第二区域；以及形成掩埋字线，所述掩埋字线对所述栅沟槽进行间隙填充，其中，设置在所述栅沟槽下方的所述器件隔离层的所述第一区域由第一绝缘层形成，以及其中，设置在所述栅沟槽下方的所述器件隔离层的所述第二区域由所述第一绝缘层和第二绝缘层...

【专利技术属性】
技术研发人员：金俊植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：