一种全GaN集成芯片结构及其制备方法技术

本发明专利技术公开了一种全GaN集成芯片结构及其制备方法，该芯片结构包括：半绝缘SiC衬底；导电键合层；全GaN电路结构层：自下而上依次包括缓冲层、沟道层和势垒层，还包括第一深槽、第二深槽和钝化层，第一深槽的槽底与导电键合层相接，槽壁穿透至势垒层，内壁生长有连接源极和导电键合层的金属；第二深槽的槽底与半绝缘SiC衬底相接，槽壁穿透至势垒层，内壁沉积有绝缘介质。本发明专利技术实现了全GaN集成芯片中高低侧电位的单片隔离，降低了寄生电感和芯片面积；解决了传统SOI基GaN集成芯片架构导热性差、工艺难度高的问题；其制备方法具有高度的普适性与灵活性，有利于全GaN集成芯片的集成化与智能化发展。能化发展。能化发展。

【技术实现步骤摘要】
一种全GaN集成芯片结构及其制备方法


[0001]本专利技术属于半导体器件
，具体涉及一种全GaN集成芯片结构及其制备方法。

技术介绍

[0002]第三代半导体GaN材料具有宽带隙、高击穿场强、高饱和电子漂移速度以及高浓度异质结二维电子气等优异的特性，是制备高功率、高击穿电压以及高频率电力电子器件的优选结构，在无线通信、电力系统、探测等领域具有重要的应用前景。
[0003]全GaN集成桥式电路芯片是将GaN功率器件与栅极驱动电路进行单片集成，与传统分立式封装结构相比，无外部引线，有效降低了寄生电容和电感。然而，在实际的桥式电路中，随着开关频率的不断提高，同一桥臂中的某一个GaN功率管高速开启或关断时，另一个GaN功率管的米勒电容会承受较高的dV/dt，进而产生正向或负向串扰电压尖峰，会很大程度上误使GaN功率管开启或损坏。因此，串扰问题成为一个制约GaN器件单片集成应用在更高频率场所的一个重要障碍。
[0004]目前，GaN
‑
on
‑
SOI架构是解决GaN桥式电路中串扰和衬偏效应的主流技术途径，通过SOI中的SiO2层以实现高低侧器件的隔离。然而，较厚SiO2层的引入极大加剧了芯片的散热问题，当在高频、大电流负载工作条件下，桥式电路中GaN功率器件温度升高，引起GaN器件导通电阻的增大，严重影响全GaN集成芯片的高频开关特性。

技术实现思路

[0005]解决的技术问题：针对上述技术问题，本专利技术提供了一种全GaN集成芯片结构及其制备方法，实现了全GaN集成芯片中高低侧电位的单片隔离，降低了寄生电感和芯片面积；解决了传统SOI基GaN集成芯片架构导热性差、工艺难度高的问题；其制备方法具有高度的普适性与灵活性，有利于全GaN集成芯片的集成化与智能化发展。
[0006]技术方案：一种全GaN集成芯片结构，包括：半绝缘SiC衬底；设于半绝缘SiC衬底上方的导电键合层；设于导电键合层上方的全GaN电路结构层，所述全GaN电路结构层自下而上依次包括缓冲层、沟道层和势垒层；所述势垒层的上方依次设有源极、栅控结构和漏极；所述全GaN电路结构层还包括第一深槽、第二深槽和钝化层，所述第一深槽的槽底与导电键合层相接，槽壁穿透缓冲层、沟道层和势垒层，所述第一深槽的内壁生长有连接源极和导电键合层的金属；所述第二深槽的槽底与半绝缘SiC衬底相接，槽壁穿透导电键合层、缓冲层、沟道层和势垒层，所述第二深槽的内壁沉积有绝缘介质；所述钝化层覆盖于势垒层、源极、栅控结构、漏极、第一深槽和第二深槽的上方，且在源极、栅控结构和漏极对应位置处开设有与外界进行电接触的窗口。
[0007]优选的，所述导电键合层为Au、Cu、In、Sn、Ge、Si中的一种或几种的组合。
[0008]优选的，所述缓冲层为GaN、AlN、AlGaN中的一种或多种组成的单层或多层结构；所述沟道层、势垒层分别为GaN/AlN、GaN/AlGaN、AlGaN/AlN结构中的一种。
[0009]优选的，所述源极和漏极分别为Ti合金体系或Al合金体系中的一种。
[0010]优选的，所述栅控结构为p
‑
GaN帽层栅结构、凹槽栅结构、氟离子注入栅结构、薄势垒栅结构、MIS栅结构中的一种。
[0011]一种全GaN集成芯片结构的制备方法，包括步骤如下：步骤1.在衬底上方依次外延生长缓冲层、沟道层和势垒层；步骤2.在势垒层的上方制备源极、栅控结构和漏极，得到GaN结构；步骤3.在步骤2所得的GaN结构正面旋涂粘附剂，并与临时载片正面相对键合，得到以临时载片为支撑的GaN结构；步骤4.将步骤3所得的以临时载片为支撑的GaN结构的衬底减薄去除，得到以临时载片为支撑的GaN结构薄层；步骤5.分别清洗以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底；步骤6.将以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底正面进行键合互连，形成导电键合层，随后去除临时载片；步骤7.在势垒层的上方定义第一深槽的刻蚀区域，刻蚀穿透势垒层、沟道层和缓冲层，终止于导电键合层，随后在第一深槽中生长金属并连接全GaN电路结构层中的源极和导电键合层；步骤8.在势垒层的上方定义第二深槽的刻蚀区域，刻蚀穿透势垒层、沟道层、缓冲层和导电键合层，终止于半绝缘SiC衬底，随后在第二深槽中沉积绝缘介质；步骤9.在势垒层、源极、栅控结构、漏极、第一深槽和第二深槽的上方沉积钝化层，随后在源极、栅控结构和漏极的上方定义互联开孔区，刻蚀钝化层形成互联开孔。
[0012]一种全GaN集成芯片结构的制备方法，包括步骤如下：步骤1.在衬底上方依次外延生长缓冲层、沟道层和势垒层，得到GaN结构；步骤2. 在GaN结构正面旋涂粘附剂，并与临时载片正面相对键合，得到以临时载片为支撑的GaN结构；步骤3. 将以临时载片为支撑的GaN结构的衬底减薄去除，得到以临时载片为支撑的GaN结构薄层；步骤4. 分别清洗以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底；步骤5. 将以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底正面进行键合互连，形成导电键合层，随后去除临时载片；步骤6.在势垒层的上方制备源极、栅控结构和漏极；步骤7.在势垒层的上方定义第一深槽的刻蚀区域，刻蚀穿透势垒层、沟道层和缓冲层，终止于导电键合层，随后在第一深槽中生长金属并连接全GaN电路结构层中的源极和导电键合层；步骤8.在势垒层的上方定义第二深槽的刻蚀区域，刻蚀穿透势垒层、沟道层、缓冲层和导电键合层，终止于半绝缘SiC衬底，随后在第二深槽中沉积绝缘介质；步骤9.在势垒层、源极、栅控结构、漏极、第一深槽和第二深槽的上方沉积钝化层，随后在源极、栅控结构和漏极的上方定义互联开孔区，刻蚀钝化层形成互联开孔。
[0013]优选的，所述导电键合层的键合方式为热压键合或共晶键合。
[0014]优选的，所述衬底为蓝宝石、硅或SOI；所述粘附剂为光刻胶或蜡，所述临时载片为Si、SiC、AlN或蓝宝石，所述衬底减薄去除方式为研磨、机械抛光、化学抛光、化学腐蚀或干法刻蚀。
[0015]优选的，所述外延生长方法为金属有机物化学气相沉积法、分子束外延法或氢化物气相外延法；所述刻蚀方法为干法刻蚀或湿法刻蚀；所述绝缘介质和钝化层的沉积方法为化学气相沉积法、原子层沉积法、分子束外延法、热蒸发法、电子束蒸发法或溅射法。
[0016]有益效果：（1）基于导电键合层/半绝缘SiC衬底结构，通过深槽刻蚀技术可实现全GaN集成芯片中高低侧电位的单片隔离，降低寄生电感和芯片面积，有效解决GaN桥式电路中串扰和衬偏效应难题；（2）与传统SOI衬底相比，半绝缘SiC衬底具有高的热导率，能快速传导全GaN集成电路工作时产生的热量，避免在高频、大电流负载工作条件下，因芯片温度升高，而引起GaN器件导通电阻增大，芯片开关频率大幅衰减情况的出现，实质性解决了传统SOI基GaN集成芯片架构导热性差、工艺难度高的问题；（3）本专利技术的制备方法中采用的键合转移技术与异质异构集成技术具有高度的兼容性，可进一步提升全GaN集成芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全GaN集成芯片结构，其特征在于，包括：半绝缘SiC衬底（1）；设于半绝缘SiC衬底（1）上方的导电键合层（2）；设于导电键合层（2）上方的全GaN电路结构层，所述全GaN电路结构层自下而上依次包括缓冲层（3）、沟道层（4）和势垒层（5）；所述势垒层（5）的上方依次设有源极（6）、栅控结构（7）和漏极（8）；所述全GaN电路结构层还包括第一深槽（9）、第二深槽（10）和钝化层（11），所述第一深槽（9）的槽底与导电键合层（2）相接，槽壁穿透缓冲层（3）、沟道层（4）和势垒层（5），所述第一深槽（9）的内壁生长有连接源极（6）和导电键合层（2）的金属；所述第二深槽（10）的槽底与半绝缘SiC衬底（1）相接，槽壁穿透导电键合层（2）、缓冲层（3）、沟道层（4）和势垒层（5），所述第二深槽（10）的内壁沉积有绝缘介质；所述钝化层（11）覆盖于势垒层（5）、源极（6）、栅控结构（7）、漏极（8）、第一深槽（9）和第二深槽（10）的上方，且在源极（6）、栅控结构（7）和漏极（8）对应位置处开设有与外界进行电接触的窗口。2.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述导电键合层（2）为Au、Cu、In、Sn、Ge、Si中的一种或几种的组合。3.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述缓冲层（3）为GaN、AlN、AlGaN中的一种或多种组成的单层或多层结构；所述沟道层（4）、势垒层（5）分别为GaN/AlN、GaN/AlGaN、AlGaN/AlN结构中的一种。4.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述源极（6）和漏极（8）分别为Ti合金体系或Al合金体系中的一种。5.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述栅控结构（7）为p
‑
GaN帽层栅结构、凹槽栅结构、氟离子注入栅结构、薄势垒栅结构、MIS栅结构中的一种。6.权利要求1所述的一种全GaN集成芯片结构的制备方法，其特征在于，包括步骤如下：步骤1.在衬底上方依次外延生长缓冲层（3）、沟道层（4）和势垒层（5）；步骤2.在势垒层（5）的上方制备源极（6）、栅控结构（7）和漏极（8），得到GaN结构；步骤3.在步骤2所得的GaN结构正面旋涂粘附剂，并与临时载片正面相对键合，得到以临时载片为支撑的GaN结构；步骤4.将步骤3所得的以临时载片为支撑的GaN结构的衬底减薄去除，得到以临时载片为支撑的GaN结构薄层；步骤5.分别清洗以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底（1）；步骤6.将以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底（1）正面进行键合互连，形成导电键合层（2），随后去除临时载片；步骤7.在势垒层（5）的上方定义第一深槽（9）的刻蚀区域，刻蚀穿透势垒层（5）、沟道层（4）和缓冲层（3），终止于导电键合层（2），随后在第一深槽（9）中生...

【专利技术属性】
技术研发人员：王登贵，周建军，戴家赟，王飞，胡壮壮，陈堂胜，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：