一种SMBusslave数字模块设计方法及装置制造方法及图纸

技术编号:37454432 阅读:12 留言:0更新日期:2023-05-06 09:26
本申请公开了一种SMBus slave数字模块设计方法及装置,首先SMBus slave数字模块接收master设备发送的设备地址、读写地址和读数据,将所述读写地址和所述读数据转换为AHB bus总线信息,然后根据所述AHB bus总线信息访问chip芯片中的多个片内模块,最后接收所述多个片内模块返回的反馈数据。通过SMBus slave数字模块,使得芯片外的master设备能够访问到芯片内SMBus slave数字模块和各个片内模块中寄存器的内容,不一定要通过JTAG或者SWD接口。SMBus slave数字模块还能够支持多种访问格式,芯片外的master设备能够通过下发不同的命令码来决定访问1个还是多个word,有效提高SMBus读写寄存器的访问效率。SMBus读写寄存器的访问效率。SMBus读写寄存器的访问效率。

【技术实现步骤摘要】
一种SMBus slave数字模块设计方法及装置


[0001]本申请涉及芯片数据传输
,具体而言,涉及一种SMBus slave数字模块设计方法及装置。

技术介绍

[0002]SMBus是一种应用于移动PC或者桌面PC系统中的低速率通讯。它主要是通过一条廉价并且功能强大的总线(由两条线组成)来控制主板上的设备并收集相应的信息。SMBus为系统和电源管理这样的任务提供了一条控制总线,使用SMBus的系统,设备之间发送和接收消息都是通过SMBus,而不是使用单独的控制线,这样可以节省设备的管脚数。
[0003]目前asic芯片设计普遍实现的是Synopsys Design Ware生成的带AMBA APB slave接口的SMBus模块,相对于其他SMBus设备,它是一个SMBus master。也有asic芯片设计实现了SMBus模块,但是其支持的访问格式比较简单、读写效率比较低,也没有实现AMBA 2.0规范的AHB接口,把SMBus总线接收到的数据通过AHB接口发出去,如果芯片内有其他master模块也要对芯片内的寄存器进行访问,则无法配合符合AMBA 2.0规范的仲裁模块做好访问的仲裁。

技术实现思路

[0004]本申请的目的在于,为了克服现有的技术缺陷,提供了一种SMBus slave数字模块设计方法及装置,通过master设备通过SMBus接口去访问芯片内的各个寄存器的内容,不一定要通过JTAG或者SWD接口,还能够支持读写多个word,有效提高SMBus读写寄存器的访问效率。<br/>[0005]本申请目的通过下述技术方案来实现:
[0006]第一方面,本申请提出了一种SMBus slave数字模块设计方法,其特征在于,所述方法应用于chip芯片中的SMBus slave数字模块,所述chip芯片与master设备连接,所述SMBus slave数字模块与所述chip芯片中的多个片内模块连接,包括:
[0007]所述SMBus slave数字模块接收master设备发送的设备地址、读写地址和读数据;
[0008]所述SMBus slave数字模块将所述读写地址和所述读数据转换为AHB bus总线信息;
[0009]所述SMBus slave数字模块根据所述AHB bus总线信息访问所述chip芯片中的多个片内模块;
[0010]所述SMBus slave数字模块接收所述多个片内模块返回的反馈数据。
[0011]可选的,所述SMBus slave数字模块包括SMBus控制部件和AHB_CTRL控制部件,所述SMBus slave数字模块将所述读写地址和所述读数据转换为AHB bus总线信息的步骤包括:
[0012]所述SMBus控制部件通过ADDR总线将接收的所述读写地址发送至所述AHB_CTRL控制部件;
[0013]所述SMBus控制部件通过WDATA总线将接收的所述读数据发送至所述AHB_CTRL控制部件;
[0014]所述AHB_CTRL控制部件将所述读写地址和所述读数据转换为AHB bus总线信息。可选的,所述AHB bus总线信息符合AMBA 2.0时序规范。
[0015]可选的,所述SMBus slave数字模块接收master设备发送的设备地址、读写地址和读数据的步骤,包括:
[0016]所述master设备发送启动指令使得所述SMBus slave数字模块启动;
[0017]所述master设备发送设备地址至所述SMBus slave数字模块,所述SMBus slave数字模块反馈ACK信号;
[0018]若所述设备地址中的读写位为0则表明要进行写操作,所述master设备发送命令码,所述SMBus slave数字模块反馈ACK信号;
[0019]所述master设备发送字节计数码,所述SMBus slave数字模块反馈ACK信号;
[0020]所述master设备发送读写地址,所述SMBus slave数字模块反馈ACK信号;
[0021]若所述设备地址中的读写位1则表明要进行读操作,所述SMBus slave数字模块反馈ACK信号;
[0022]所述AHB_CTRL控制部件根据所述master设备发送的读写地址向多个片内模块发起读请求得到读数据。
[0023]可选的,在所述master设备发送命令码,所述SMBus slave数字模块反馈ACK信号之后还包括:
[0024]若所述命令码中的校验位为1,则所述master设备发出校验码,所述SMBus slave数字模块反馈ACK信号。
[0025]第二方面,本申请还提出了一种SMBus slave数字模块设计装置,所述装置应用于chip芯片中的SMBus slave数字模块,所述chip芯片与master设备连接,所述SMBus slave数字模块与所述chip芯片中的多个片内模块连接,包括:
[0026]所述SMBus slave数字模块接收master设备发送的设备地址、读写地址和读数据;
[0027]所述SMBus slave数字模块将所述读写地址和所述读数据转换为AHB bus总线信息;
[0028]所述SMBus slave数字模块根据所述AHB bus总线信息访问所述chip芯片中的多个片内模块;
[0029]所述SMBus slave数字模块接收所述多个片内模块返回的反馈数据。
[0030]第三方面,本申请还提出了一种计算机设备,所述计算机设备包括处理器和存储器,所述存储器中存储有计算机程序,所述计算机程序由所述处理器加载并执行以实现如第一方面任一项所述的SMBus slave数字模块设计方法。
[0031]第四方面,本申请还提出了一种计算机可读存储介质,所述存储介质中存储有计算机程序,所述计算机程序由处理器加载并执行以实现如第一方面任一项所述的SMBus slave数字模块设计方法。
[0032]上述本申请主方案及其各进一步选择方案可以自由组合以形成多个方案,均为本申请可采用并要求保护的方案;且本申请,(各非冲突选择)选择之间以及和其他选择之间也可以自由组合。本领域技术人员在了解本申请方案后根据现有技术和公知常识可明了有
多种组合,均为本申请所要保护的技术方案,在此不做穷举。
[0033]本申请的有益效果在于:
[0034]第一、本申请实施例提出的SMBus slave数字模块,使得芯片外的master设备能够访问到芯片内SMBus slave数字模块和各个片内模块中寄存器的内容,不一定要通过JTAG或者SWD接口。
[0035]第二、本申请实施例提出的SMBus slave数字模块能够支持多种访问格式,芯片外的master设备能够通过下发不同的命令码(command code)来决定访问1个还是多个word,有效提高SMBus读写寄存器的访问效率。
[0036]第三、由于本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种SMBus slave数字模块设计方法,其特征在于,所述方法应用于chip芯片中的SMBus slave数字模块,所述chip芯片与master设备连接,所述SMBus slave数字模块与所述chip芯片中的多个片内模块连接,包括:所述SMBus slave数字模块接收master设备发送的设备地址、读写地址和读数据;所述SMBus slave数字模块将所述读写地址和所述读数据转换为AHB bus总线信息;所述SMBus slave数字模块根据所述AHB bus总线信息访问所述chip芯片中的多个片内模块;所述SMBus slave数字模块接收所述多个片内模块返回的反馈数据。2.如权利要求1所述的SMBus slave数字模块设计方法,其特征在于,所述SMBus slave数字模块包括SMBus控制部件和AHB_CTRL控制部件,所述SMBus slave数字模块将所述读写地址和所述读数据转换为AHB bus总线信息的步骤包括:所述SMBus控制部件通过ADDR总线将接收的所述读写地址发送至所述AHB_CTRL控制部件;所述SMBus控制部件通过WDATA总线将接收的所述读数据发送至所述AHB_CTRL控制部件;所述AHB_CTRL控制部件将所述读写地址和所述读数据转换为AHB bus总线信息。3.如权利要求2所述的SMBus slave数字模块设计方法,其特征在于,所述AHB bus总线信息符合AMBA 2.0时序规范。4.如权利要求2所述的SMBus slave数字模块设计方法,其特征在于,所述SMBus slave数字模块接收master设备发送的设备地址、读写地址和读数据的步骤,包括:所述master设备发送启动指令使得所述SMBus slave数字模块启动;所述master设备发送设备地址至所述SMBus slave数字模块,所述SMBus slave数字模块反馈ACK信号;若所述设备地址中的读写位为0则表明要进行写操作,所述master设备发送命令码,所述SMBus slave数...

【专利技术属性】
技术研发人员:许晓亮
申请(专利权)人:成都电科星拓科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1