存储器装置制造方法及图纸

本实用新型专利技术提供一种包括多个记忆胞的存储器装置，所述多个记忆胞中的至少一者包括第一晶体管、第二晶体管及第三晶体管。第一晶体管包括第一漏极/源极路径及电性耦合至写入字线的第一栅极结构。第二晶体管包括第二漏极/源极路径及电性耦合至第一晶体管的第一漏极/源极路径的第二栅极结构。第三晶体管包括电性耦合至第二晶体管的第二漏极/源极路径的第三漏极/源极路径及电性耦合至读取字线的第三栅极结构。其中，第一晶体管及/或第二晶体管及/或第三晶体管是铁电场效晶体管或负电容场效晶体管。晶体管。晶体管。

【技术实现步骤摘要】
存储器装置


[0001]本技术的实施例涉及一种存储器装置。

技术介绍

[0002]存储器装置(例如动态随机存取存储器(dynamic random
‑
access memory，DRAM)装置)用于各种应用中。实例性应用包括但不限于计算装置、路由器及周边装置(例如显示器及印表机)。DRAM装置常常用于其中需要低成本及高容量存储器的应用中。被称为三晶体管(three transistor，3T)DRAM的一种DRAM具有经由写入晶体管写入至存储晶体管的栅极节点且经由读取晶体管读出的资料。

技术实现思路

[0003]根据一些实施例，本技术提供了一种存储器装置包括多个记忆胞，其中所述多个记忆胞中的至少一者包括第一晶体管、第二晶体管及第三晶体管。所述第一晶体管包括第一漏极/源极路径及电性耦合至写入字线的第一栅极结构。所述第二晶体管包括第二漏极/源极路径及电性耦合至所述第一晶体管的所述第一漏极/源极路径的第二栅极结构。所述第三晶体管包括电性耦合至所述第二晶体管的所述第二漏极/源极路径的第三漏极/源极路径及电性耦合至读取字线的第三栅极结构。其中，所述第一晶体管、及/或所述第二晶体管、及/或所述第三晶体管是铁电场效晶体管或负电容场效晶体管。
[0004]根据另一些实施例，本技术提供了一种存储器装置包括多个记忆胞，其中所述多个记忆胞中的至少一者包括第一负电容场效晶体管、铁电场效晶体管及第二负电容场效晶体管。所述第一负电容场效晶体管包括第一漏极/源极路径及电性耦合至写入字线的第一栅极结构，所述铁电场效晶体管包括第二漏极/源极路径及电性耦合至所述第一负电容场效晶体管的所述第一漏极/源极路径的第二栅极结构，且所述第二负电容场效晶体管包括电性耦合至所述铁电场效晶体管的所述第二漏极/源极路径的第三漏极/源极路径及电性耦合至读取字线的第三栅极结构。
[0005]根据又一些本技术的态样，一种制造存储器装置的方法包括：在衬底上沿第一方向形成第一鳍结构；沿与所述第一方向不平行的第二方向而在所述第一鳍结构上设置包含第一铁电材料的第一栅极结构，以形成第一晶体管；沿所述第二方向而在所述第一鳍结构上设置第二栅极结构以形成第二晶体管，所述第二栅极结构在所述第一鳍结构上与所述第一栅极结构间隔开；在所述衬底上沿所述第一方向形成第二鳍结构，所述第二鳍结构在所述衬底上与所述第一鳍结构间隔开；以及沿所述第二方向而在所述第二鳍结构上设置包含第二铁电材料的第三栅极结构，以形成第三晶体管。
附图说明
[0006]通过结合附图阅读以下详细说明，会最佳地理解本技术的态样。应注意，根据行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或
减小各种特征的尺寸。另外，所述附图图是作为本技术实施例的实例进行例示，而非旨在进行限制。
[0007]图1是示意性地示出根据一些实施例的存储器装置的方框图。
[0008]图2是示意性地示出根据一些实施例的3T DRAM胞元的图。
[0009]图3是示意性地示出根据一些实施例的图2所示3T DRAM胞元的布局的图。
[0010]图4是示意性地示出根据一些实施例的存储晶体管的图。
[0011]图5是示意性地示出根据一些实施例的写入晶体管的图。
[0012]图6是示意性地示出根据一些实施例的读取晶体管的图。
[0013]图7是示意性地示出根据一些实施例的用于对半导体衬底进行图案化以制造晶体管的鳍的光刻工艺的图。
[0014]图8是示意性地示出根据一些实施例的通过刻蚀掉硬罩幕的部分及衬底的部分而形成的鳍的图。
[0015]图9是示意性地示出根据一些实施例的沉积于鳍的倾斜部分的每一侧上的浅沟渠隔离(shallow trench isolation，STI)材料的图。
[0016]图10是示意性地示出根据一些实施例的设置于鳍的通道区之上及STI材料之上的虚设栅极的图。
[0017]图11是示意性地示出根据一些实施例的形成于虚设栅极的每一侧上的栅极间隔件以及形成于鳍上的漏极/源极外延区的图。
[0018]图12是示意性地示出根据一些实施例的金属栅极堆叠及层间介电质(interlayer dielectric，ILD)的图。
[0019]图13是示意性地示出根据一些实施例的3T DRAM胞元的图，所述3TDRAM胞元包括是负电容场效晶体管(negative capacitance field effect transistor，NCFET)的写入晶体管、是(ferroelectric field effect transistor，FeFET)的存储晶体管以及是NCFET的读取晶体管。
[0020]图14是示意性地示出根据一些实施例的3T DRAM胞元的图，所述3TDRAM胞元包括是p型场效晶体管(field
‑
effect transistor，FET)的写入晶体管、是n型FET的存储晶体管以及是n型FET的读取晶体管。
[0021]图15是示意性地示出根据一些实施例的3T DRAM胞元的图，所述3TDRAM胞元包括是n型FET的写入晶体管、是p型FET的存储晶体管以及是p型FET的读取晶体管。
[0022]图16是示意性地示出根据一些实施例的3T DRAM胞元的图，所述3TDRAM胞元包括是n型FET的写入晶体管、是n型FET的存储晶体管以及是n型FET的读取晶体管。
[0023]图17是示意性地示出根据一些实施例的制造存储器装置的方法的图。
具体实施方式
[0024]以下揭露内容提供用于实施所提供标的物的不同特征的诸多不同实施例或实例。以下阐述组件及排列的具体实例以简化本技术。当然，该些仅为实例且不旨在进行限制。举例而言，以下说明中将第一特征形成于第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征进而使得第一特征与第二特征可不直接接触的实施例。另外，本技术
可能在各种实例中重复使用参考编号及/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
[0025]此外，为易于说明，本文中可能使用例如“位于
…
之下(beneath)”、“位于
…
下方(below)”、“下部的(lower)”、“位于
…
上方(above)”、“上部的(upper)”及类似用语等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外也囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0026]传统上，在3T DRAM中，存储晶体管、写入晶体管及读取晶体管中的每一者本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其特征在于，包括：多个记忆胞，所述多个记忆胞中的至少一者包括：第一晶体管，包括第一漏极/源极路径及电性耦合至写入字线的第一栅极结构；第二晶体管，包括第二漏极/源极路径及电性耦合至所述第一晶体管的所述第一漏极/源极路径的第二栅极结构；以及第三晶体管，包括电性耦合至所述第二晶体管的所述第二漏极/源极路径的第三漏极/源极路径及电性耦合至读取字线的第三栅极结构，其中所述第一晶体管、及/或所述第二晶体管、及/或所述第三晶体管是铁电场效晶体管或负电容场效晶体管。2.根据权利要求1所述的存储器装置，其特征在于，所述第一晶体管是铁电场效晶体管。3.根据权利要求1所述的存储器装置，其特征在于，所述第二晶体管是负电容场效晶体管。4.根据权利要求1所述的存储器装置，其特征在于，所述第三晶体管是铁电场效晶体管。5.根据权利要求1所述的存储器装置，其特征在于，所述第一晶体管是负电容场效晶体管。6.根据权利...

【专利技术属性】
技术研发人员：江宏礼，王哲夫，陈自强，张孟凡，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：