本发明专利技术公开了一种基于光电存算一体单元的多阈值配置装置及其方法，属于光电探测领域和超大规模集成电路的数字信号处理领域。本发明专利技术装置包括缓存模块、配置模块、计算阵列、读出模块、排序模块和全局控制模块，缓存模块用于实现数据的存储、更新与分发；配置模块用于生成外部控制信号以控制计算阵列数据的写入与读出；计算阵列用于实现高精度存算功能；读出模块读出阵列存储的数据；排序模块用于生成阵列计算需要的数据格式；全局控制模块用于控制数据分发并定位当前配置状态。本发明专利技术的装置及方法基于光电存算一体单元可以实现多阈值的配置与计算工作，缩短实际写入所需的时间，降低器件写入带来的误差，减少配置环节，提高工作效率。作效率。作效率。
【技术实现步骤摘要】
一种基于光电存算一体单元的多阈值配置装置及其方法
[0001]本专利技术涉及一种基于光电存算一体单元的多阈值配置装置及其方法，属于光电探测领域和超大规模集成电路的数字信号处理领域。
技术介绍
[0002]传统的计算机大多采用冯诺依曼架构，而指令和数据存储在同一个存储器中，也导致了系统对存储器的过度依赖。同时存储与运算的分离导致了CPU访问存储器的速度制约了系统运行的速度。
[0003]存算一体技术克服了传统冯诺依曼架构下存储单元与计算单元分离导致的数据搬运功耗问题，使用存储单元参与逻辑计算，在特定领域可以提供更大的算力和更高的能效。目前，存算一体的市场发展驱动十分强烈，除AI计算外，存算技术在感存算一体芯片和类脑芯片上也被广泛应用。
[0004]2009年南京大学传感与成像技术中心基于N型浮栅晶体管在处于存在衬偏的强反型条件下衬底电场对耗尽区内光生电子的加速注入作用，成功实现了标准CMOS工艺下仅使用单一器件即可完成全部感光
‑
读取
‑
选址和复位功能的像素结构，极大的提升了像素的占空比和像素进一步缩小的潜力，实现了传感器技术的新突破。
[0005]上述光电存算一体器件依旧存在一定的弊端，由于无法预知每次光写入的时间，为确保精度，每次仅写入一个很短的步长，在写入后立即将其读出以确保存储过程的准确性。即便如此，光写入过程依旧会因某些非理想因素导致一定的误差，此外以多次曝光
‑
校验
‑
曝光
‑
校验的循环来完成每一单元的配置工作会占据大量的写入时间。因此，如何规避写入误差，缩短写入时间成为待解决的首要难点。
技术实现思路
[0006]为了缩短光电存算一体单元实际写入所需的时间，降低器件写入带来的误差，减少配置环节，提高工作效率，本专利技术提供一种基于光电存算一体单元的多阈值配置装置及其方法。本专利技术的基于光电存算一体单元的多阈值配置装置，通过配置模块、计算阵列等模块的设置，基于分段线性近似等方式，解决了写入误差，配置时间长，效率低等问题。
[0007]本专利技术采用的技术方案如下：
[0008]一种基于光电存算一体单元的多阈值配置装置，包括缓存模块、配置模块、计算阵列、读出模块、排序模块和全局控制模块；所述缓存模块依次与配置模块、计算阵列、读出模块和全局控制模块相连，所述排序模块分别与缓存模块、计算阵列和全局控制模块相连。
[0009]进一步地，缓存模块用于接收上位机发送的权重数据、计算数据、配置行地址、光照强度以及该光强下的光照时长，缓存权重与激励数值，更新当前权重的配置状态与配置信息。
[0010]进一步地，计算阵列由若干个光电存算一体单元排列而成，每个光电存算一体单元采用典型的nor flash架构，但具有不同的尺寸，顶层与底层的介质层厚度不变，仅通过
改变器件的栅宽或栅长来表征不同光电存算一体单元中漏源电流的下限阈值，进而表征不同单元能够存储的最小数据量。
[0011]进一步地，该光电存算一体单元在曝光时经过光电转换实现电子的转移与存储，光子入射到衬底的耗尽区内，衬底吸收光子并激发电子空穴对。光电子在栅压下移动到沟道获得能量，最后在栅氧电场驱动下进入电荷耦合层实现电荷存储。此过程中，电荷耦合层的电荷数量会影响该光电存算一体单元开启时的阈值电压，进而影响漏端电流的大小，通过判断漏端电流的大小即可读出感光时进入电荷耦合层光电子的数量。将漏端电流与曝光时间构成的非线性函数曲线分段线性逼近，划分出不同区间，每一区间对应一种光照强度，通过不同的光照强度影响热电子注入的速度，进而影响不同分段内读出区电流与曝光时长间曲线函数的线性度。
[0012]进一步地，配置模块接收缓存模块发送的曝光时间信息、配置行地址信息与该行权重配置状态信息，生成控制计算阵列栅极、源极、漏极工作的控制信号及下式实际曝光时长：
[0013][0014]其中T为实际曝光时长，t为当前光照强度下漏源电流在该区间内的变化时长，为过曝光时长，范围在1ms~10ms；
[0015]进一步地，读出模块在计算阵列曝光达到实际光照时长后将该行阵列存储的权重数据读出，排序后依次交由缓存模块重新映射每一权重的配置状态。
[0016]进一步地，重排序模块负责该装置多阈值配置后的计算工作，用于将激励重新按比特位排列成阵列计算需要的数据格式以辅助阵列计算。
[0017]进一步地，全局控制模块用于区分该装置工作状态、控制缓存模块进行数据的分发、定位当前配置进度并选择合适的计算阵列控制信号。
[0018]本专利技术还提供一种基于光电存算一体单元的写入装置的使用方法，该方法的具体步骤包括：
[0019]（1）根据待部署的网络模型或待计算量定制m
×
n光电存算一体单元排列成m
×
n的行列交错crossbar计算阵列结构，每一存算单元的栅宽尺寸从0.6u至3u不等。
[0020]其中，m代表阵列的行数，n代表阵列的列数，u代表阵列的尺寸，不同栅宽的光电存算一体单元能够存储的数据量或权值收敛下限不同，即该计算阵列由多个阈值的存算单元排列而成。
[0021]（2）将任一光电存算一体单元漏端电流与曝光时间构成的非线性函数曲线分段线性逼近，根据漏端电流划分大小不等的k个区间，每一区间的曝光强度各不相同；
[0022]其中，k为分段线性逼近后的线性区间个数，也表示曝光的强度共分成k种；
[0023]（3）将漏端电流最大值区间的光强作为初始曝光强度，将该强度区间的曝光时间、配置行地址及该行的待存储权值与权值地址依次输入缓存模块，缓存模块缓存该行权值与权值配置状态后将配置行地址、配置状态与曝光时间传输至配置模块。
[0024]（4）配置模块生成阵列控制信号，控制阵列某一行的存算单元同时曝光，在计数到指定的曝光时间后配置模块驱动阵列将该行存储的权值全部读出至读出模块。读出模块将读出的权值排序并依次分发至缓存模块，缓存模块比较接收权值与已缓存权值的大小并映射出新的配置状态，完成一轮配置工作。
[0025]（5）切换曝光强度，将新的曝光时间传输至缓存模块，缓存模块将该行权值当前的配置状态传输至配置模块，配置模块驱动阵列将该行未达标权值以新的曝光强度再次曝光，达到新的曝光时间后再次读出权值并由读出模块分发给缓存模块映射新的配置状态；
[0026]（6）重复上述步骤（5）直到一行的权值全部配置完成。
[0027]（7）顺序切换配置行地址并重复上述步骤（3）~（6），完成多阈值装置的全部配置工作。以单次写入与读出为一次配置工作，该多阈值装置最多进行m*k次配置工作；
[0028]其中，m为阵列的行数，k为分段近似的区间个数。
[0029]（8）完成配置工作后，将用于计算的激励数据交由缓存模块缓存，重排序模块从缓存模块取出指定个数的激励并按比特位重新排列成阵列需要的格式通过控制栅极信号的开关参与计算，最终计算结果由读出模块读出本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于光电存算一体单元的多阈值配置装置，其特征在于，包括缓存模块、配置模块、计算阵列、读出模块、排序模块和全局控制模块；所述缓存模块依次与配置模块、计算阵列、读出模块和全局控制模块相连，所述排序模块分别与缓存模块、计算阵列和全局控制模块相连。2.根据权利要求1所述的多阈值配置装置，其特征在于，缓存模块用于接收上位机发送的权重数据、计算数据、配置行地址、光照强度以及该光强下的光照时长；缓存模块用于缓存权重与激励数值，更新当前权重的配置状态与配置信息。3.根据权利要求1所述的多阈值配置装置，其特征在于，所述计算阵列由若干个光电存算一体单元排列而成，每个光电存算一体单元具有不同的尺寸，顶层与底层的介质层厚度不变，仅通过改变器件的栅宽或栅长来表征不同光电存算一体单元中漏源电流的下限阈值，进而表征不同单元能够存储的最小权重数据。4.根据权利要求1所述的多阈值配置装置，其特征在于，光电存算一体单元在曝光时经过光电转换实现电子的转移与存储，光子入射到衬底的耗尽区内，衬底吸收光子并激发电子空穴对；光电子在栅压下移动到沟道获得能量，最后在栅氧电场驱动下进入电荷耦合层实现电荷存储；此过程中，电荷耦合层的电荷数量会影响该光电存算一体单元开启时的阈值电压，进而影响漏端电流的大小，通过判断漏端电流的大小即可读出感光时进入电荷耦合层光电子的数量；将漏端电流与曝光时间构成的非线性函数曲线分段线性逼近，划分出不同区间，每一区间对应一种光照强度，通过不同的光照强度影响热电子注入的速度，进而影响不同分段内读出区电流与曝光时长间曲线函数的线性度。5.根据权利要求1所述的多阈值配置装置，其特征在于，配置模块接收缓存模块发送的曝光时间信息、配置行地址信息与该行权重配置状态信息，生成控制计算阵列栅极、源极、漏极工作的控制信号及下式实际曝光时长：；其中T为实际曝光时长，t为当前光照强度下漏源电流在该区间内的变化时长，为过曝光时长，范围在1ms~10ms。6.根据权利要求1所述的多阈值配置装置，其特征在于，所述读出模块在计算阵列曝光达到实际光照时长后将该行阵列存储的权重数据读出，排序后依次交由缓存模块重新映射每一权重的配置状态。7.根据权利要求1所述的多阈值配置装置，其特征在于，所述排序模块负责该装置多阈值配置后的计算工作，用于将激励拆分并重新按比特位排列成阵列计算需要的数据格式以辅助阵列计算；全局控制模块用于区分该装置工作状态、控制缓存模块进行数据的分发、定位当前配置进度并选择合适的计算阵列控制信号...
【专利技术属性】
技术研发人员：王宇宣，梅正宇，张博书，崔展豪，李楠，潘红兵，彭成磊，
申请(专利权)人：南京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。