一种车规芯片制造技术

本发明专利技术公开了一种车规芯片。所述车规芯片包括：至少一个地址位和至少一个多路复用器组；地址位中包括至少一个比特位，且各地址位中的各比特位的数量相同；多路复用器组的数量与同一地址位中的比特位的数量相同；各多路复用器组分别与不同地址位中的相同比特位连接。本发明专利技术实施例解决了车规芯片绕线拥塞问题，提高了车规芯片的可靠性。高了车规芯片的可靠性。高了车规芯片的可靠性。

【技术实现步骤摘要】
一种车规芯片


[0001]本专利技术涉及芯片设计
，尤其涉及一种车规芯片。

技术介绍

[0002]在芯片设计中，车规级是适用于汽车电子元件的规格标准等级之一。车规级芯片是应用到汽车中的芯片，不同于其他类芯片，该类芯片对可靠性的要求较高，例如，对工作温度范围、工作稳定性和不良率等都具有较高的要求。
[0003]在一般的芯片设计中，传统的设计方法一般会使用RTL（Register Transfer Level，寄存器传输级别抽象设计语言）直接进行逻辑描述，然后通过综合工具进行RTL到门级逻辑的实现，最后采用通用的后端工具进行物理实现。但这种传统设计和方法考虑更多的是在满足消费级或者工业级的要求下，尽量降低设计成本和时间成本。
[0004]然而，对于车规级芯片而言，传统的设计方法存在诸如绕线拥塞等问题，无法针对车规需求做进一步的加固措施，比如使用双孔连接等。同时，引入了更多潜在的噪音，在后期车规级苛刻的测试下会影响整个芯片的良率。

技术实现思路

[0005]本专利技术提供了一种车规芯片，以解决车规芯片绕线拥塞问题，提高车规芯片的可靠性。
[0006]本专利技术实施例提供了一种车规芯片，其中，车规芯片包括：至少一个地址位和至少一个多路复用器组；地址位中包括至少一个比特位，且各地址位中的各比特位的数量相同；多路复用器组的数量与同一地址位中的比特位的数量相同；各多路复用器组分别与不同地址位中的相同比特位连接。本专利技术实施例解决了车规芯片绕线拥塞问题，提高了车规芯片的可靠性。
>[0007]本专利技术实施例方案通过设置至少一个地址位和至少一个多路复用器组；地址位中包括至少一个比特位，且各地址位中的各比特位的数量相同；多路复用器组的数量与同一地址位中的比特位的数量相同；各多路复用器组分别与不同地址位中的相同比特位连接。任一多路复用器组中包括至少一个二路复用器组，用于与不同地址位下的部分相同比特位连接，从而避免了使用同一多路复用器连接不同地址位下的全部相同比特位导致绕线堆叠的情况。地址位中的不同比特位设置于相同列，不同地址位中的相同比特位设置于相同行，且各地址位对应的时钟门控设置在地址位的中间位置处，从而确保时钟门控到与各比特位之间的距离适中，不会存在到某一比特位的距离过长的情况。地址位和比特位的位置摆放减少了绕线堆叠的情况发生。本实施例技术方案解决了车规芯片绕线拥塞问题，提高了车规芯片的可靠性。
[0008]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0009]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1是根据本专利技术实施例提供的一种车规芯片的结构示意图；图2是根据本专利技术实施例提供的一种多路复用器组的结构示意图；图3是根据本专利技术实施例提供的一种二路复用器组的结构示意图；图4是根据本专利技术实施例提供的一种多路复用器组的简化结构示意图；图5是根据本专利技术实施例提供的一种地址位、时钟门控和比特位的相对位置示意图。
具体实施方式
[0011]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0012]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0013]图1为本专利技术实施例提供的一种车规芯片的结构示意图，如图1所示，该车规芯片10包括：至少一个地址位11和至少一个多路复用器组12；地址位11中包括至少一个比特位110，且各地址位11中的各比特位110的数量相同；多路复用器组12的数量与同一地址位11中的比特位110的数量相同；各多路复用器组12分别与不同地址位11中的相同比特位110连接。
[0014]其中，各多路复用器组12与不同地址位11中的相同比特位110连接，用于对相同比特位110中的数据进行处理。
[0015]可选的，图2为本专利技术实施例提供的一种多路复用器组的结构示意图，如图2所示，多路复用器组12内包括集合多路复用器121和至少一个二路复用器组122；二路复用器组122中包括至少一个二路复用器1221；二路复用器1221之间串行连接；各二路复用器1221分别与不同地址位11中的相同比特位110连接；多路复用器组12中的各二路复用器组122与集合多路复用器121连接。
[0016]需要说明的是，现有技术为减少绕线长度，通常采用一多路复用器与不同地址位的相同比特位分别进行连接，从而造成比特位的堆放问题。而每个同一地址的所有比特位
的寄存器都会被同一个时钟门控所控制，由于时钟通常需要更宽的绕线宽度和间距，从而造成各时钟门控之间的相互重叠，进而产生比较严重的绕线问题，影响车规芯片的可靠性。
[0017]因此，本专利技术采用一个多路复用器组12与不同地址位11下相同比特位110进行连接。而在一个多路复用器组12中又包括至少一个二路复用器组122与不同地址位11下一定数量的相同比特位110进行连接，而各二路复用器组122与一个多输入的集合多路复用器121连接。多输入的集合多路复用器121用于接收各二路复用器组122的输出结果，进行处理后得到总的输出结果。
[0018]其中，二路复用器组122的数量可以根据不同地址位11下相同比特位110的数量预先设定。例如，若不同地址位11下相同比特位110的数量为100个，则二路复用器组122的数量可以为10个，其中，每个二路复用器组122对应连接10个比特位110。需要说明的是，二路复用器组122的数量越多，相同二路复用器组内的二路复用器1221的数量越少，绕线长度越短。
[0019]图3为本专利技术实施例提供的一种二路复用器组的结构示意图，如图3所示，二路复用器组122中的各二路复用器1221分别连接相同地址位的部分比特位。
[0020]图4为本专利技术实施例提供的一种多路复用器组的简化结构示意图，如图4所示，其中，图中的一个二路复用器组122所连接的比特位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种车规芯片，其特征在于，所述车规芯片包括：至少一个地址位和至少一个多路复用器组；所述地址位中包括至少一个比特位，且各所述地址位中的各所述比特位的数量相同；所述多路复用器组的数量与同一地址位中的比特位的数量相同；各所述多路复用器组分别与不同地址位中的相同比特位连接。2.根据权利要求1所述的车规芯片，其特征在于，所述多路复用器组内包括集合多路复用器和至少一个二路复用器组；所述二路复用器组中包括至少一个二路复用器；所述二路复用器之间串行连接；各所述二路复用器分别与所述不同地址位中的相同比特位连接；所述多路复用器组中的各所述二路复用器组与所述集合多路复用器连接。3.根据权利要求1所述的车规芯片，其特征在于，相同地址位中的不同比特位设置于相同列；不同地址位中的相同比特位设置于相同行。4.根据权利要求3所述的车规芯片，其特征在于，所述相同地址位中的不同比特位之间距离间距相同，和/或，所述不同地址位中的相同比特位之间距离间距相同。5.根据权利要求1所述的车规芯片...

【专利技术属性】
技术研发人员：蒋凌翔，余金金，钱海涛，
申请(专利权)人：芯能量集成电路上海有限公司，
类型：发明
国别省市：