一种晶上系统配置管理的总线协议电路拓扑及方法、装置制造方法及图纸

本发明专利技术公开了一种晶上系统配置管理的总线协议电路拓扑及方法、装置，该方法包含协议报文格式、在晶上系统中的电路拓扑结构、协议的主从控制器电路逻辑功能。所述协议报文可以将配置信息通过目标芯粒附近的芯粒经由芯粒间通信总线进行配置，实现冗余配置。所述晶上系统的电路拓扑结构中，每个光罩范围内的所有处理器芯粒共享一条自定义总线，系统中不同光罩拥有各自独立的总线通道，实现了全局并行、局部串行的配置模式。本发明专利技术可节省晶上系统中硅基板与承载外围配套电路的PCB板间的互连密度、提升系统配置速度和效率、提升系统配置的稳定性和可靠性、实现配置通路的冗余。实现配置通路的冗余。实现配置通路的冗余。

【技术实现步骤摘要】
一种晶上系统配置管理的总线协议电路拓扑及方法、装置


[0001]本专利技术涉及集成电路
，尤其涉及一种晶上系统配置管理的总线协议电路拓扑及方法、装置。

技术介绍

[0002]随着深度学习、大规模数据交换等领域对处理器算力需求的不断提升，单一处理器已经无法满足所有用于大规模数据处理的场景。于是，晶圆级处理器以其极高的互联带宽和功率密度等优势被重新提出，通过将多个同构或异构的处理器芯粒集成在一块大尺寸晶圆或类似的高速介质上，由高速总线将各个芯粒彼此互联，进而实现一个超大规模的处理器集群。
[0003]对于普通芯片或芯粒，其传统的配置方式一般采用JTAG、IIC、SPI、UART、PCIE等接口协议进行配置管理，而对于多芯粒或多芯片组成的系统，可以采用JTAG菊花链、IIC总线（一主多从）、SPI总线（一主多从）等拓扑结构连接并配置。
[0004]晶上系统中一般含有几百个芯粒，其所有配置接口的时钟线、数据线、控制线需通过硅基板连接到负责供电和外围配套电路的PCB载板上，如采用传统的总线接口（如IIC或SPI）进行配置，则存在配置接口的总连线数量巨大、连线密度大、配置效率低等问题，对于IIC接口，若干从设备共享一条时钟线和一条数据线，每个从设备还需要若干条地址线为其分配不同的地址。对于SPI设备，若干从设备共享一条时钟线和两条数据线，每个从设备还需要一条片选线。对于包含大量芯粒的晶上系统，其配置信号线数量巨大。
[0005]晶上系统中，大尺寸硅基板与负责供电及外围配套电路的大尺寸PCB载板之间的电路连接，包含所有供电、时钟、复位、配置等功能连线，而晶上系统中处理器芯粒之间的间隙非常小（一般为100um左右），无法将大量的连接线扇出，因此硅基板与PCB板之间的电路连接密度非常高。过高密度的电路连接对PCB及硅基板的加工精度提出了更高的要求，而且还会导致信号串扰问题，如果硅基板与PCB板之间采用弹性连接器进行连接，过高的弹性连接器密度不但增加了系统装配成本，还会挑战弹性连接器的加工极限，甚至工厂无法生产出合适伸缩率的小直径弹性连接器。如采用JTAG接口以菊花链的方式将处理器芯粒串联成若干条菊花链，可以有效减少硅基板与PCB板之间的电路连接数量，但晶上系统中，大尺寸PCB板与大尺寸硅基板都存在翘曲问题，硅基板内部电路也存在一定的故障率，菊花链的其中一个环节故障会影响整个链的通信，进而导致整个链上的所有处理器芯粒无法被配置和管理。
[0006]同时，受限于晶圆制造厂的光罩尺寸的限制，对于大尺寸硅基板，其面积远超单个光罩的面积，因此无法对整个硅基板进行全局曝光，需要将其划分为若干个区域，每个区域的硅基板内电路完全相同，才能使用一个光罩对硅基板的各个区域进行逐个重复曝光才能覆盖整个硅基板，所以配置管理总线的电路结构需要保证每个光罩区域的一致性。
[0007]此外，因为晶上系统配置电路的物理通路可能因为工艺问题而部分失效，需要在设计配置通路时，加入冗余设计，以便在某些处理器芯粒的直接配置通道出现故障时，使用
冗余配置通路对其进行配置。
[0008]因此，基于以上问题，目前成熟的总线协议无法满足晶上系统对配置总线占用PAD（硅基板的管脚，与外部PCB板对接）少、拓扑结构简单、具备冗余通路、通信高效可靠等特点，需要一个适用于晶上系统配置管理的总线协议及电路拓扑。

技术实现思路

[0009]针对现有技术的不足，本专利技术提供一种适用于晶上系统配置管理的总线协议及电路拓扑。
[0010]本专利技术采用的技术方案如下：
[0011]一种晶上系统配置管理的总线协议电路拓扑，该电路拓扑包括：主控制器、物理连线和从控制器；
[0012]所述晶上系统上的配置管理总线拓扑采用多主多从架构，其系统中硅基板内的无源电路由多个重复的光罩区域组成，每个光罩范围内采用单主多从模式架构，包含一个主控制器、一条独立的通信通道和若干从控制器；
[0013]所述通信通道由一根时钟线和一根数据线组成，每个从设备都有一个唯一的地址，以总线的方式挂接在总线上；
[0014]所述从设备即从控制器所在的芯粒；
[0015]所述总线协议由起始位、目的地址、路由地址、寄存器地址、读写标志、数据字段、校验字段、停止位和应答位组成，用于负责配置管理的主控制设备与各个芯粒的数据通信。
[0016]所述主控制器位于晶上系统供电PCB载板上的主控制设备中，所述主控制器的数量与硅基板上光罩区的数量相同，用于与晶上系统的芯粒中的从控制器建立通信，写入或读取数据到从控制器；
[0017]所述从控制器位于晶上系统的芯粒中，每个芯粒中包含一个从控制器，用于接收主控制器下发的数据或根据主控制器下发的命令上传数据；
[0018]所述物理连线由PCB载板中的连线、支撑结构中的弹性连接器和硅基板中的金属线共同组成，连接多个主从控制器。
[0019]进一步地，该电路的使用内部只有金属连线的无源硅基板，其电路拓扑为整体并行、局部串行结构，即整个晶上系统的硅基板中电路由一个光罩经多次重复曝光、刻蚀而成，每个光罩范围内的处理器芯粒使用串行总线接口连接，而不同光罩电路区域的处理器芯粒采用独立的接口进行配置。
[0020]进一步地，所述总线从控制器，主要由芯粒从控制器配置接口报文处理状态机和芯粒间通信接口配置报文处理状态机组成，包含报文解析、报文校验、报文路由功能；可以通过晶上系统配置管理的总线接口与协议与主控制器通信或通过芯粒间互连接口协议与其他处理器芯粒通信，实现配置管理报文的路由。
[0021]进一步地，所述的电路拓扑，为每个光罩范围内的处理器芯粒分配不同的从机地址并共享同一条总线，每个芯粒的所有地址IO内部设计了上拉电阻，在硅基板中将置1的地址IO做悬空处理，即硅基板中没有金属线与其连接，将置0的地址IO直接通过金属连线与硅基板中的GND平面或连线连接。
[0022]一种晶上系统配置管理的总线协议电路拓扑的运行方法，应用于所述的总线协议
电路拓扑，该方法包括以下步骤：
[0023]（1）主控制设备接收外部管理服务器发送过来的配置报文，主控制设备内部的从控制器和报文解析逻辑将收到的报文进行解析，然后查找内部存储器中的通道地址映射表，找出需要配置的目的芯粒所对应的配置通道和目的地址，若目标配置芯粒所在的通道损坏，需要通过其他通道配置目标芯粒以及找出其路由地址；其整个晶上系统的配置装置包括若干配置通道，每个配置通道串接若干芯粒，对应若干个不同的目的地址；
[0024]（2）主控制设备中的报文解析模块将目标配置芯粒的目的地址、路由地址、目标寄存器地址、数据参数发送到目标芯粒对应的主控制器中，目标芯粒的主控制器将这些信息转换成自定义报文并发送；
[0025]（3）芯粒中的从控制器将从总线收到的自定义报文进行校验和解析，根据路由地址判断是否配置本芯粒，若配置本芯粒则提取目的寄存器地址和数据准备配置，若配置其他芯粒，则重新组成一个配置类型的报文，转发到路由地址对应方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶上系统配置管理的总线协议电路拓扑，其特征在于，该电路拓扑包括主控制器、物理连线和从控制器；所述晶上系统上的配置管理总线拓扑采用多主多从架构，其系统中硅基板内的无源电路由多个重复的光罩区域组成，每个光罩范围内采用单主多从模式架构，包含一个主控制器、一条独立的通信通道和若干从控制器；所述通信通道由一根时钟线和一根数据线组成，每个从设备都有一个唯一的地址，以总线的方式挂接在总线上；所述从设备即从控制器所在的芯粒；所述总线协议由起始位、目的地址、路由地址、寄存器地址、读写标志、数据字段、校验字段、停止位和应答位组成，用于负责配置管理的主控制设备与各个芯粒的数据通信；所述主控制器位于晶上系统供电PCB载板上的主控制设备中，所述主控制器的数量与硅基板上光罩区的数量相同，用于与晶上系统的芯粒中的从控制器建立通信，写入或读取数据到从控制器；所述从控制器位于晶上系统的芯粒中，每个芯粒中包含一个从控制器，用于接收主控制器下发的数据或根据主控制器下发的命令上传数据；所述物理连线由PCB载板中的连线、支撑结构中的弹性连接器和硅基板中的金属线共同组成，连接多个主从控制器。2.根据权利要求1所述的一种晶上系统配置管理的总线协议电路拓扑，其特征在于，该电路的使用内部只有金属连线的无源硅基板，其电路拓扑为整体并行、局部串行结构，即整个晶上系统的硅基板中电路由一个光罩经多次重复曝光、刻蚀而成，每个光罩范围内的处理器芯粒使用串行总线接口连接，而不同光罩电路区域的处理器芯粒采用独立的接口进行配置。3.根据权利要求1所述的一种晶上系统配置管理的总线协议电路拓扑，其特征在于，所述总线从控制器，主要由芯粒从控制器配置接口报文处理状态机和芯粒间通信接口配置报文处理状态机组成，包含报文解析、报文校验、报文路由功能；通过晶上系统配置管理的总线接口与协议与主控制器通信或通过芯粒间互连接口协议与其他处理器芯粒通信，实现配置管理报文的路由。4.根据权利要求1所述的一种晶上系统配置管理的总线协议电路拓扑，其特征在于，所述的电路拓扑，为每个光罩范围内的处理器芯粒分配不同的从机地址并共享同一条总线，每个芯粒的所有地址IO内部设计了上拉电阻，在硅基板中将置1的地址IO做悬空处理，即硅基板中没有金属线与其连接，将置0的地址IO直接通过金属连线与硅基板中的GND平面或连线连接。5.一种晶上系统配置管理的总线协议电路拓扑的运行方法，应用于权利要求1
‑
4中任意一项所述的总线协议电路拓扑，其特征在于，该方法包括以下步骤：（1）主控制设备接收外部管理服务器发送过来的配置报文，主控制设备内部的从控制器和报文解析逻辑将收到的报文进行解析，然后查找内部存储器中的通道地址映射表，找出需要配置的目的芯粒所对应的配置通道和目的地址，若目标配置芯粒所在的通道损坏，需要通过其他通道配置目标芯粒以及找出其路由地址；其整个晶上系统的配置装置包括若干配置通道，每个配置通道串接若干芯粒，对应若干个不同的目的地址；
（2）主控制设备中的报文解析模块将目标配置芯粒的目的地址、路由地址、目标寄存器地址、数据参数发送到目标芯粒对应的主控制器中，目标芯粒的主控制器将这些信息转换成自定义报文并发送；（3）芯粒中的从控制器将从总线收到的自定义报文进行校验和解析，根据路由地址判断是否配置本芯粒，若配置本芯粒则提取目的寄存器地址和数据准备配置，若配置其他芯粒，则重新组成一个配置类型的报文，转发到路由地址对应方向的发送控制器中通过芯粒之间的高速通信总线进行配置报文发送；（4）其他芯粒若接收到相邻芯粒路由过来的配置报文，则先校验和解析报文，提取其中路由地址，若发现目标芯粒为本芯粒，则提取其目的寄存器地址和数据对本芯粒进行配置；若...

【专利技术属性】
技术研发人员：张坤，邓庆文，胡守富，
申请(专利权)人：之江实验室，
类型：发明
国别省市：