开关控制电路、芯片及电子设备制造技术

本公开提供了一种开关控制电路、芯片及电子设备，其中开关控制电路包括：第一晶体管、第二晶体管、第三晶体管、使能逻辑电路、第一控制电路、第二控制电路、斜率控制电路和反馈控制电路，第一晶体管的控制极由第一控制电路控制，第一控制电路控制第一晶体管的开启和关闭；第二晶体管的控制极由第二控制电路控制，第二控制电路控制第二晶体管的开启和关闭；第三晶体管的控制极由斜率控制电路控制，斜率控制电路通过设置电容阵列的电容值控制AVDD电压的上升斜率；使能逻辑电路根据使能信号和反馈信号，控制第一控制电路、第二控制电路和斜率控制电路的开启和关闭。率控制电路的开启和关闭。率控制电路的开启和关闭。

【技术实现步骤摘要】
开关控制电路、芯片及电子设备


[0001]本公开涉及集成电路
，具体涉及一种开关控制电路、芯片及电子设备。

技术介绍

[0002]efuse通常是由芯片制造厂商提供的IP，是一种非易失性的一次性可编程存储器，为了提高芯片设计的安全因数及芯片量产测试的良率，待产芯片会内嵌efuse IP。
[0003]在编程烧写阶段，efuse的AVDD端会抽取较大的电流，并且在一些应用场景下，AVDD端需要复用待产芯片的引脚，由外部引入独立电源来控制。为了降低整体的芯片功耗以及避免复用引脚时影响芯片的其他功能，需要在AVDD端和外部电源之间增加开关和对该开关的控制电路；而且，为了保护efuse IP，AVDD电压的上升斜率不能太大，增加的开关控制电路需要使AVDD电压的上升斜率可控。
[0004]然而，相关技术中的开关控制电路难以控制AVDD电压的上升斜率，导致efuse IP可能会失效。

技术实现思路

[0005]本公开的主要目的在于提供一种开关控制电路、芯片及电子设备，以解决相关技术中开关控制电路难以控制AVDD电压的上升斜率，导致efuse IP可能会失效的问题。
[0006]为了实现上述目的，本公开的第一方面提供了一种开关控制电路，包括：第一晶体管、第二晶体管、第三晶体管、使能逻辑电路、第一控制电路、第二控制电路、斜率控制电路和反馈控制电路，其中：
[0007]第一晶体管的第一极耦接输入电压端，第一晶体管的第二极耦接efuse的AVDD端，第一晶体管的控制极由第一控制电路控制，第一控制电路被配置为控制第一晶体管的开启和关闭；
[0008]第二晶体管的第一极耦接输入电压端，第二晶体管的第二极耦接第三晶体管的第二极，第三晶体管的第一极分别耦接AVDD端和反馈控制电路的输入端，反馈控制电路被配置为经由输出端向使能逻辑电路输出反馈信号；
[0009]第二晶体管的控制极由第二控制电路控制，第二控制电路被配置为控制第二晶体管的开启和关闭；
[0010]第三晶体管的控制极由斜率控制电路控制，斜率控制电路被配置为控制第三晶体管的开启和关闭，并通过设置斜率控制电路中电容阵列的电容值控制AVDD电压的上升斜率，其中，AVDD电压为AVDD端的电压；
[0011]使能逻辑电路被配置为根据输入的使能信号和反馈信号，控制第一控制电路、第二控制电路和斜率控制电路的开启和关闭。
[0012]可选地，开关控制电路还包括第一电阻器和第一电容器，其中，第一电阻器和第一电容器并联，并联后的第一端耦接AVDD端；
[0013]输入电压端、第一晶体管和AVDD端构成主通路，第一控制电路被配置为通过控制
第一晶体管的开启和关闭，控制主通路的导通和截止；
[0014]输入电压端、第二晶体管、第三晶体管和AVDD端构成副通路，第二控制电路被配置为通过控制第二晶体管的开启和关闭，控制副通路的导通和截止；
[0015]使能逻辑电路还被配置为通过控制第一控制电路和第二控制电路的开启和关闭，控制主通路和副通路的开启和关闭。
[0016]可选地，使能逻辑电路包括第一延时器、第二延时器、第一与门、第一反相器和第二与门；
[0017]第一延时器的输入端耦接使能信号端，第一延时器的输出端耦接第一与门的第一输入端，其中，经由使能信号端输入使能信号；
[0018]第二延时器的输入端耦接反馈控制电路的输出端，第二延时器的输出端分别耦接第一与门的第二输入端和第一反相器的输入端；
[0019]第一与门被配置为从输出端向第一控制电路输出第一开关使能信号；
[0020]第二与门的第一输入端耦接第一反相器的输出端，第二与门的第二输入端耦接使能信号端，第二与门被配置为从输出端向第二控制电路输出第二开关使能信号。
[0021]可选地，第一控制电路包括第四晶体管、第二电阻器、第二反相器、第五晶体管和第三电阻器；
[0022]使能逻辑电路还被配置为从第一输出端，分别向第四晶体管的控制极和第二反相器的输入端输出第一开关使能信号；
[0023]第四晶体管的第一极接地，第四晶体管的第二极分别耦接第一晶体管的控制极和第二电阻器的第一端，第二电阻器的第二端耦接第一晶体管的第一极；
[0024]第二反相器的输出端耦接第五晶体管的控制极，第五晶体管的第一极接地，第五晶体管的第二极耦接第三电阻器的第一端，第三电阻器的第二端耦接第一四晶体管的第二极。
[0025]可选地，第二控制电路包括第六晶体管和第四电阻器；
[0026]使能逻辑电路还被配置为从第二输出端，向第六晶体管的控制极输出第二开关使能信号；
[0027]第六晶体管的第一极接地，第六晶体管的第二极分别耦接第二晶体管的控制极和第四电阻器的第一端，第四电阻器的第二端耦接第二晶体管的第一极。
[0028]可选地，斜率控制电路包括电流源、第一控制开关、第三反相器、电容阵列和第二控制开关；
[0029]使能逻辑电路还被配置为从第二输出端，分别向第一控制开关和第三反相器的输入端输出第二开关使能信号，控制第一控制开关的断开和闭合，并经由第三反相器的输出端控制第二控制开关的断开和闭合；
[0030]第一控制开关的第一端分别耦接第二晶体管的第二极和第三晶体管的第二极，第一控制开关的第二端耦接电流源的第一端；
[0031]第二控制开关的第一端耦接电流源的第二端，第二控制开关的第二端分别耦接电容阵列的第二端和接地端；
[0032]电容阵列的第一端分别耦接第三晶体管的控制极和电流源的第二端，电容阵列被配置为由外部数字控制信号控制，根据外部数字控制信号提供的二进制编码数字设置电容
值，并基于电容值在efuse的编程烧写阶段之前控制AVDD电压的上升斜率；
[0033]电流源被配置为对设置完成的电容阵列充电。
[0034]进一步地，外部数字控制信号提供的二进制编码数字的位数为N，其中，N为大于1的整数；
[0035]电容阵列包括N个第二电容器和对应的N个第三控制开关，每个第二电容器和对应的第三控制开关串联成一个电容
‑
开关组，N个电容
‑
开关组并联成电容阵列；
[0036]每个电容
‑
开关组的第一端分别耦接第三晶体管的控制极和电流源的第二端，每个电容
‑
开关组的第二端接地。
[0037]可选地，反馈控制电路包括第一分压电阻器、第二分压电阻器、电压比较器、第四控制开关和电源；
[0038]使能逻辑电路还被配置为从第二输出端，向第三反相器的输入端输出第二开关使能信号，经由第三反相器的输出端控制第四控制开关的断开和闭合；
[0039]第四控制开关的第一端分别耦接电压比较器的反相端和电源的正极，第四控制开关的第二端分别耦接电源的负极和接地端，电源被配置为向电压比较器的反相端提供参考电压；
[0040]第一分压电阻器的第一端分别耦接第三晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种开关控制电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、使能逻辑电路、第一控制电路、第二控制电路、斜率控制电路和反馈控制电路，其中：所述第一晶体管的第一极耦接输入电压端，所述第一晶体管的第二极耦接efuse的AVDD端，所述第一晶体管的控制极由所述第一控制电路控制，所述第一控制电路被配置为控制所述第一晶体管的开启和关闭；所述第二晶体管的第一极耦接所述输入电压端，所述第二晶体管的第二极耦接所述第三晶体管的第二极，所述第三晶体管的第一极分别耦接所述AVDD端和所述反馈控制电路的输入端，所述反馈控制电路被配置为经由输出端向所述使能逻辑电路输出反馈信号；所述第二晶体管的控制极由所述第二控制电路控制，所述第二控制电路被配置为控制所述第二晶体管的开启和关闭；所述第三晶体管的控制极由所述斜率控制电路控制，所述斜率控制电路被配置为控制所述第三晶体管的开启和关闭，并通过设置所述斜率控制电路中电容阵列的电容值控制AVDD电压的上升斜率，其中，所述AVDD电压为所述AVDD端的电压；所述使能逻辑电路被配置为根据输入的使能信号和所述反馈信号，控制所述第一控制电路、第二控制电路和斜率控制电路的开启和关闭。2.根据权利要求1所述的开关控制电路，其特征在于，所述开关控制电路还包括第一电阻器和第一电容器，其中，所述第一电阻器和第一电容器并联，并联后的第一端耦接所述AVDD端；所述输入电压端、第一晶体管和AVDD端构成主通路，所述第一控制电路被配置为通过控制所述第一晶体管的开启和关闭，控制所述主通路的导通和截止；所述输入电压端、第二晶体管、第三晶体管和AVDD端构成副通路，所述第二控制电路被配置为通过控制所述第二晶体管的开启和关闭，控制所述副通路的导通和截止；所述使能逻辑电路还被配置为通过控制所述第一控制电路和第二控制电路的开启和关闭，控制所述主通路和副通路的开启和关闭。3.根据权利要求1所述的开关控制电路，其特征在于，所述使能逻辑电路包括第一延时器、第二延时器、第一与门、第一反相器和第二与门；所述第一延时器的输入端耦接使能信号端，所述第一延时器的输出端耦接所述第一与门的第一输入端，其中，经由所述使能信号端输入所述使能信号；所述第二延时器的输入端耦接所述反馈控制电路的输出端，所述第二延时器的输出端分别耦接所述第一与门的第二输入端和所述第一反相器的输入端；所述第一与门被配置为从输出端向所述第一控制电路输出第一开关使能信号；所述第二与门的第一输入端耦接所述第一反相器的输出端，所述第二与门的第二输入端耦接所述使能信号端，所述第二与门被配置为从输出端向所述第二控制电路输出第二开关使能信号。4.根据权利要求1所述的开关控制电路，其特征在于，所述第一控制电路包括第四晶体管、第二电阻器、第二反相器、第五晶体管和第三电阻器；所述使能逻辑电路还被配置为从第一输出端，分别向所述第四晶体管的控制极和所述第二反相器的输入端输出第一开关使能信号；所述第四晶体管的第一极接地，所述第四晶体管的第二极分别耦接所述第一晶体管的
控制极和所述第二电阻器的第一端，所述第二电阻器的第二端耦接所述第一晶体管的第一极；所述第二反相器的输出端耦接所述第五晶体管的控制极，所述第五晶体管的第一极接地，所述第五晶体管的第二极耦接所述第三电阻器的第一端，所述第三电阻器的第二端耦接所述第一四晶体管的第二极。5.根据权利要求1所述的开关控制电路，其特征在于，所述第二控制电路包括第六晶体管和第四电阻器；所述使能逻辑电路...

【专利技术属性】
技术研发人员：陈睿鹏，黄令华，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：