半导体存储器装置的制造方法制造方法及图纸

本申请涉及半导体存储器装置的制造方法。一种制造半导体存储器装置的方法可以包括：在下结构上方交替地层叠牺牲层和层间绝缘层；形成穿过牺牲层和层间绝缘层的狭缝；通过湿蚀刻工艺通过狭缝去除牺牲层；以及通过干蚀刻工艺去除在湿蚀刻工艺期间在层间绝缘层的端部产生的副产物。生的副产物。生的副产物。

【技术实现步骤摘要】
半导体存储器装置的制造方法


[0001]本公开的各种实施方式总体上涉及制造半导体存储器装置的方法，并且更具体地，涉及制造三维半导体存储器装置的方法。

技术介绍

[0002]半导体存储器装置可以包括存储器单元阵列，该存储器单元阵列包括多个存储器单元。存储器单元阵列可以包括以各种结构布置的存储器单元。存储器单元可以三维地布置在基板上以提高半导体存储器装置的集成密度。其中层叠有多个材料层的层叠结构可以用于制造三维半导体存储器装置。

技术实现思路

[0003]根据实施方式，一种制造半导体存储器装置的方法可以包括：在下结构上方交替地层叠牺牲层和层间绝缘层；形成穿过牺牲层和层间绝缘层的狭缝；通过湿蚀刻工艺通过狭缝去除牺牲层；以及通过干蚀刻工艺去除在湿蚀刻工艺期间在层间绝缘层的端部产生的副产物(byproduct)。
附图说明
[0004]图1A和图1B是例示根据实施方式的半导体存储器装置的示意框图；
[0005]图2A、图2B和图2C是例示根据各种实施方式的半导体存储器装置的截面图；
[0006]图3A至图3F是例示根据实施方式的制造半导体存储器装置的方法的截面图；
[0007]图4A和图4B是例示图2A所示的半导体存储器装置的配置的实施方式的截面图；
[0008]图5是例示根据实施方式的存储器系统的结构的框图；以及
[0009]图6是例示根据实施方式的计算系统的配置的框图。
具体实施方式
[0010]本文所公开的具体结构或功能描述仅仅是出于描述根据本公开的构思的实施方式的目的而例示的。根据本公开的构思的实施方式不应被解释为限于本文阐述的具体实施方式，而是可以以各种形式实现。
[0011]在本公开的实施方式中，可以使用诸如“第一”、“第二”之类的术语来描述各种组件。然而，组件不应受这些术语的限制。以上术语用于将一个组件与另一组件区分开。例如，在不脱离根据本公开的构思的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。
[0012]本公开的实施方式可以以三维NAND结构、三维DRAM结构等来实现。
[0013]各种实施方式可以提供制造能够提高操作可靠性的半导体存储器装置的方法。
[0014]图1A和图1B是例示根据实施方式的半导体存储器装置的示意框图。
[0015]参照图1A和图1B，根据实施方式的每个半导体存储器装置可以包括设置在基板
SUB上的外围电路结构PC和单元阵列CAR。
[0016]基板SUB可以是单晶半导体层。例如，基板SUB可以是体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板、或者通过选择性外延生长方法形成的外延薄膜。
[0017]单元阵列CAR可以包括多个存储块。每个存储块可以包括多个单元串。每个单元串可以电联接至位线、源极线、字线和选择线。每个单元串可以包括彼此串联联接的存储器单元和选择晶体管。每条选择线可以用作每个对应的选择晶体管的栅电极。每条字线可以用作每个对应的存储器单元的栅电极。
[0018]外围电路结构PC可以包括电联接至单元阵列CAR的NMOS晶体管、PMOS晶体管、电阻器和电容器。NMOS和PMOS晶体管、电阻器和电容器可以用作形成行解码器、列解码器、页缓冲器和控制电路的元件。
[0019]如图1A所示，外围电路结构PC可以设置在基板SUB的与单元阵列CAR不交叠的区域中。
[0020]另选地，如图1B所示，外围电路结构PC可以设置在单元阵列CAR和基板SUB之间。由于外围电路结构PC与单元阵列CAR交叠，因此可以减小由单元阵列CAR和外围电路结构PC所占据的基板SUB的面积。
[0021]图2A、图2B和图2C是例示根据各种实施方式的半导体存储器装置的截面图。
[0022]参照图2A、图2B和图2C，根据实施方式的半导体存储器装置可以包括栅极层叠结构GST。栅极层叠结构GST可以包括在如图1A或图1B所示的基板SUB上方在垂直方向上交替地层叠的层间绝缘层ILD和导电图案CP。更具体地，栅极层叠结构GST的导电图案CP可以包括彼此间隔开地层叠的字线WL、设置在字线WL上方的至少一条漏极选择线DSL、以及设置在字线WL下方的至少一条源极选择线SSL。
[0023]狭缝S可以设置在栅极层叠结构GST中。狭缝S可以划分栅极层叠结构GST，以限定栅极层叠结构GST的边界。狭缝S可以在垂直方向上延伸以限定栅极层叠结构GST的侧壁。尽管在图2A、图2B和图2C中没有示出，但是每个狭缝S可以填充有垂直结构。垂直结构可以仅包括绝缘材料。另选地，垂直结构可以包括垂直导电图案和沿着垂直导电图案的侧壁延伸的绝缘层。
[0024]导电图案CP和层间绝缘层ILD中的每一个可以围绕沟道结构CH。每个沟道结构CH可以包括诸如硅之类的半导体材料。每个沟道结构CH可以包括围绕芯绝缘层CO的侧壁的衬垫(liner)图案和设置在芯绝缘层CO上的覆盖图案。每个沟道结构CH的覆盖图案可以包括导电型杂质。根据实施方式，导电型杂质可以包括n型杂质。存储器层ML可以设置在每个沟道结构CH和栅极层叠结构GST之间。存储器层ML可以沿着每个对应的沟道结构CH的侧壁延伸。然而，实施方式不限于此。尽管在图2A、图2B和图2C中未示出，但是根据实施方式，存储器层ML可以设置在每个导电图案CP的面向沟道结构CH的侧壁上并且可以沿着每个导电图案CP和与每个导电图案CP相邻的层间绝缘层ILD之间的界面延伸。根据上述实施方式，存储器层ML可以具有向狭缝S开口的C形截面结构。
[0025]参照图2A，沟道结构CH可以穿过栅极层叠结构GST。根据图2A所示的实施方式，每个沟道结构CH可以包括直接接触设置于栅极层叠结构GST下方的源极掺杂半导体层SDA的底表面。
[0026]参照图2B，每个沟道结构CH可以经由设置于每个沟道结构CH下方的下沟道LPC联
接至设置于栅极层叠结构GST下方的源极掺杂半导体层SDA。根据图2B所示的实施方式，每个沟道结构CH可以形成为穿过栅极层叠结构GST的字线WL和漏极选择线DSL，并且下沟道LPC可以形成为穿过源极选择线SSL。下沟道LPC可以通过诸如使用源极掺杂半导体层SDA作为种子层的外延生长方法之类的生长方法或者通过半导体层的沉积方法来形成。下沟道LPC可以用作源极选择晶体管的沟道，并且下沟道LPC的侧壁可以被栅极绝缘层GI围绕。下沟道LPC可以包括掺杂半导体层。根据实施方式，下沟道LPC可以包括n型掺杂硅层。
[0027]图2A和图2B所示的源极掺杂半导体层SDA可以包括用于源极结的导电型掺杂剂并且可以用作公共源极线。源极掺杂半导体层SDA可以包括n型杂质和p型杂质中的至少一种。根据实施方式，源极掺杂半导体层SDA可以包括n型掺杂硅层。图2A和图2B所示的每个沟道结构CH的侧壁可以被存储器层ML围绕。
[0028]参照图2C，沟道结构CH可以延伸到设置于栅极层叠结构GST下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体存储器装置的方法，所述方法包括以下步骤：在下结构上方交替地层叠牺牲层和层间绝缘层；形成穿过所述牺牲层和所述层间绝缘层的狭缝；通过湿蚀刻工艺通过所述狭缝去除所述牺牲层；以及通过干蚀刻工艺去除在所述湿蚀刻工艺期间在所述层间绝缘层的端部产生的副产物。2.根据权利要求1所述的方法，其中，在所述湿蚀刻工艺中使用磷酸。3.根据权利要求1所述的方法，其中，所述副产物包括硅酸。4.根据权利要求3所述的方法，其中，所述硅酸包括SiOH。5.根据权利要求3所述的方法，其中，所述干蚀刻工艺包括形成HF2‑
离子的操作。6.根据权利要求5所述的方法，其中，通过向被施加有7托至10托的压力和100W至350W的电功率的反应室注入流速为1000mgm至3000mgm的水蒸...

【专利技术属性】
技术研发人员：李承瞮，金大民，金大成，李相涉，陈泫旴，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：