包括二维材料的薄膜结构、电子器件和电子设备制造技术

提供了一种包括二维材料的薄膜结构、电子器件和电子设备，该薄膜结构包括衬底、在衬底上并与衬底间隔开的金属层、以及在衬底和金属层之间的二维材料层。二维材料层可以被配置为限制和/或阻挡衬底和金属层之间的电子转移。二维材料层上的金属层的电阻率可以通过二维材料层降低。材料层降低。材料层降低。

【技术实现步骤摘要】
包括二维材料的薄膜结构、电子器件和电子设备


[0001]本公开涉及包括二维材料的薄膜结构和/或电子器件。

技术介绍

[0002]根据按比例缩小电子设备的趋势，电子设备中由电子器件占据的空间已经减小。因此，随着电子器件的尺寸的减小，在电子器件中使用的薄膜可能需要具有更小的厚度和相同的性能。已经使用了阻挡相邻层之间的电荷转移的材料，使得在电子器件中具有各种功能的材料层(例如栅极、沟道、存储层等)的特性可以被保持。这种阻挡材料通常以用作阻挡层、扩散阻挡物和衬垫的多层结构提供，这导致增加的工艺费用和时间。此外，根据阻挡材料的膜特性，其上形成的导电材料的电阻率可以增大。

技术实现思路

[0003]提供了薄膜结构和电子器件，其在阻挡相邻材料层之间的电荷转移方面具有改进的性能。
[0004]附加方面将部分地在以下描述中阐述，并且部分地将从该描述明显，或可以通过所呈现的本公开的实施方式了解。
[0005]根据一实施方式，一种薄膜结构可以包括：衬底；在衬底上并与衬底间隔开的金属层；以及在衬底和金属层之间的二维材料层。二维材料层可以被配置成阻挡金属层和衬底之间的电子转移。
[0006]在一些实施方式中，金属层的电阻率可以通过二维材料层降低。
[0007]在一些实施方式中，二维材料层可以包括二维绝缘体。
[0008]在一些实施方式中，二维绝缘体可以包括BN、MnO2、MoO3、GaSe、Ga2N3或As2S3。
[0009]在一些实施方式中，薄膜结构可以进一步包括在二维材料层和金属层之间的石墨烯层。
[0010]在一些实施方式中，金属层可以直接在石墨烯层上。
[0011]在一些实施方式中，金属层可以包括W、Mo、Co、Ru、Rh或Ir。
[0012]在一些实施方式中，金属层可以直接在二维材料层上。
[0013]在一些实施方式中，二维材料层可以直接在衬底上。
[0014]在一些实施方式中，铁电层可以在二维材料层和金属层之间。
[0015]在一些实施方式中，石墨烯层可以在铁电层和二维材料层之间。
[0016]根据一实施方式，一种电子器件可以包括：包括半导体材料的沟道层；在沟道层上并与沟道层间隔开的栅电极；以及在沟道层和栅电极之间的二维材料层。二维材料层可以被配置为阻挡栅电极和沟道层之间的电子转移。
[0017]在一些实施方式中，二维材料层可以包括二维绝缘体。
[0018]在一些实施方式中，二维绝缘体可以包括BN、MnO2、MoO3、GaSe、Ga2N3或As2S3。
[0019]在一些实施方式中，电子器件可以进一步包括在二维材料层和栅电极之间的石墨
烯层。
[0020]在一些实施方式中，电子器件可以进一步包括在沟道层和二维材料层之间的电荷俘获层。
[0021]在一些实施方式中，电荷俘获层可以包括俘获层和隧穿氧化物层。
[0022]在一些实施方式中，沟道层可以包括多晶硅。
[0023]在一些实施方式中，电子器件可以包括多个存储单元，每个存储单元包括沟道层、电荷俘获层、二维材料层和栅电极。所述多个存储单元可以在与沟道层、电荷俘获层、二维材料层和栅电极沿其排列的方向垂直的方向上排列。
[0024]在一些实施方式中，电子器件可以进一步包括柱形绝缘体。沟道层、电荷俘获层、二维材料层和栅电极可以围绕柱形绝缘体的横向侧。沟道层可以在柱形绝缘体的横向侧和二维材料层之间。电荷俘获层可以在沟道层和二维材料层之间。
[0025]在一些实施方式中，电子器件可以进一步包括在栅电极和二维材料层之间的石墨烯层。
[0026]在一些实施方式中，电子器件可以进一步包括在栅电极和二维材料层之间的铁电层以及在铁电层和二维材料层之间的导电层。
[0027]在一些实施方式中，电子器件可以进一步包括在二维材料层和导电层之间的石墨烯层。
[0028]在一些实施方式中，电子器件可以进一步包括电连接到沟道层的一端的电容器。
[0029]根据一实施方式，一种电子设备可以包括：包括多个存储单元的存储器件以及被配置为控制存储器件的存储控制器。所述多个存储单元中的每个可以包括沟道层、栅电极、二维材料层和存储层。沟道层可以包括半导体材料。栅电极可以在沟道层上并与沟道层间隔开。二维材料层可以在沟道层和栅电极之间。二维材料层可以被配置为阻挡栅电极和沟道层之间的电子转移。存储层可以在沟道层和栅电极之间。
[0030]在一些实施方式中，存储层可以包括铁电层或电荷俘获层。
附图说明
[0031]通过以下结合附图进行的描述，本公开的某些实施方式的以上和其他方面、特征和优点将更加明显，其中：
[0032]图1是示出根据一实施方式的薄膜结构的示意性结构的截面图；
[0033]图2A和图2B分别是显示根据一比较示例和一实施方式的薄膜结构中包含的金属层的晶粒尺寸的显微照片，图2C是显示根据一比较示例和一实施方式的薄膜结构中包含的金属层的薄层电阻的曲线图；
[0034]图3是示出根据另一实施方式的薄膜结构的示意性结构的截面图；
[0035]图4是显示图3的薄膜结构中提供的石墨烯层的扩散阻挡性能的曲线图；
[0036]图5A至图5C是显示预测图3的薄膜结构的电阻特性的测量结果的显微照片和曲线图；
[0037]图6是示出根据一实施方式的电子器件的示意性结构的截面图；
[0038]图7是示出根据另一实施方式的电子器件的示意性结构的截面图；
[0039]图8是示出根据一比较示例的电子器件的示意性结构的截面图；
[0040]图9是示出根据另一实施方式的电子器件的示意性结构的截面图；
[0041]图10是示出根据另一实施方式的电子器件的示意性结构的截面图；
[0042]图11是示出根据另一实施方式的电子器件的示意性结构的截面图；
[0043]图12是示出根据另一实施方式的电子器件的示意性结构的截面图；
[0044]图13A和图13B是显示可包括在图12的电子器件中的单元串的另一示例结构的截面图；
[0045]图14A是示出根据另一实施方式的电子器件的示意性结构的透视图；
[0046]图14B是沿图14A中的线A
‑
A截取的截面图；
[0047]图15是显示根据一实施方式的电子设备的结构的框图；以及
[0048]图16是显示在图15的电子设备中提供的存储器件的一实现示例的框图。
具体实施方式
[0049]现在将详细参照实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。在这点上，所呈现的实施方式可以具有不同的形式，而不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图来描述实施方式，以说明各方面。如在这里使用的，术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。
[0050]诸如
“……
中的至少本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜结构，包括：衬底；在所述衬底上并与所述衬底间隔开的金属层；以及在所述衬底和所述金属层之间的二维材料层，所述二维材料层被配置成阻挡所述金属层和所述衬底之间的电子转移。2.根据权利要求1所述的薄膜结构，其中所述金属层的电阻率通过所述二维材料层降低。3.根据权利要求1所述的薄膜结构，其中所述二维材料层包括二维绝缘体。4.根据权利要求3所述的薄膜结构，其中所述二维绝缘体包括BN、MnO2、MoO3、GaSe、Ga2N3或As2S3。5.根据权利要求3所述的薄膜结构，进一步包括：在所述二维材料层和所述金属层之间的石墨烯层。6.根据权利要求5所述的薄膜结构，其中所述金属层直接在所述石墨烯层上。7.根据权利要求1所述的薄膜结构，其中所述金属层包括W、Mo、Co、Ru、Rh或Ir。8.根据权利要求1所述的薄膜结构，其中所述金属层直接在所述二维材料层上。9.一种电子器件，包括：包括半导体材料的沟道层；在所述沟道层上并与所述沟道层间隔开的栅电极；以及在所述沟道层和所述栅电极之间的二维材料层，所述二维材料层被配置为阻挡所述栅电极和所述沟道层之间的电子转移。10.根据权利要求9所述的电子器件，其中所述二维材料层包括二维绝缘体。11.根据权利要求10所述的电子器件，其中所述二维绝缘体包括BN、MnO2、MoO3、GaSe、Ga2N3或As2S3。12.根据权利要求9所述的电子器件，进一步包括：在所述二维材料层和所述栅电极之间的石墨烯层。13.根据权利要求9所述的电子器件，进一步包括：在所述沟道层和所述二维材料层之间的电荷俘获层。14.根据权利要求13所述的电子器件，其中所述电荷俘获层包括俘获层和隧穿氧化物层。15.根据权利要求1...

【专利技术属性】
技术研发人员：申建旭，卞卿溵，李相受，金昌炫，李昌锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：