一种芯片、通信方法、系统及存储介质技术方案

本发明专利技术公开了一种芯片、通信方法、系统及存储介质，涉及通信技术领域。包括第一处理模块和第一收发模块，其中，第一处理模块用于获取目标数据和无损的数据传输通道；以及根据所述数据传输通道的数量，将所述目标数据拆分为多个数据帧，第一收发模块用于将各个数据帧通过各个数据传输通道发送至第二芯片。本发明专利技术在进行数据传输之前，首先获取无损的数据传输通道。并且根据数据传输通道的数量，将数据拆分为多个数据帧。进而通过数据传输通道的数量对数据帧进行传输。当出现数据传输通道损坏时，其无需对发送端和接收端之间的连接线进行更换，节省了换线时间，进而保证了数据传输效率。进而保证了数据传输效率。进而保证了数据传输效率。

【技术实现步骤摘要】
一种芯片、通信方法、系统及存储介质


[0001]本专利技术涉及通信
，具体为一种芯片、通信方法、系统及存储介质。

技术介绍

[0002]在现有技术中，介质访问控制层（Medium AccessControl ，MAC）定义了数据帧怎样在介质上进行传输，其主要负责控制与连接物理介质层（Physical Media Dependent，PMD）的端口。在发送数据的时候，介质访问控制协议可以事先判断是否可以发送数据。如果可以发送，将待发送数据加上一些控制信息，以规定的格式，通过发送端物理层端口传输到接收端的物理层端口；在接收数据的时候，介质访问控制层协议首先判断输入的信息是否发生传输错误，若无错误则去掉控制信息，然后发送给更上层（数据链路层），若有错误则丢弃出错包并申请发送端重发。
[0003]但是，在目前的数据传输过程中，若出现部分数据传输通道损坏，导致数据包无法发送，则依然会采用原来（损坏的）数据传输通道重发数据。在进行数次重发后，仍然无法解决上述问题时，则只能对发送端的物理层端口与接收端的物理层端口的连接线进行更换。多次重传操作会严重影响数据传输的效率，而进行连接线更换，则需要花费更多时间，更加影响数据传输效率。

技术实现思路

[0004]本专利技术实施例提供一种芯片、通信方法、系统及存储介质，在进行芯片间数据传输的过程中，发送端芯片提前对无损的数据传输通道进行确认。并且将需要传输的数据拆分成多个数据帧，进而将各个数据帧通过各个数据传输通道传送至接收端芯片。此种数据传输方法，在部分数据传输通道存在损坏时也能够对数据进行传输。为实现上述目的，本专利技术提供如下技术方案。
[0005]第一方面，本专利技术提出一种芯片，其包括：第一处理模块，用于获取目标数据和无损的数据传输通道；以及根据所述数据传输通道的数量，将所述目标数据拆分为多个数据帧，所述数据帧的数量为所述数据传输通道的数量的正整数倍；第一收发模块，用于将各个数据帧通过各个数据传输通道发送至第二芯片，以使所述第二芯片基于接收到的各个数据帧获取所述目标数据；每个数据传输通道至少发送一个数据帧。
[0006]第二方面，本专利技术还提出另一种芯片，其包括：第二收发模块，用于接收第一芯片发送的多个数据帧，各个数据帧由所述第一芯片基于目标数据和无损的数据传输通道拆分得到，所述数据帧的数量为所述数据传输通道的数量的正整数倍；第二处理模块，用于拼接接收到的各个数据帧，得到所述目标数据。
[0007]第三方面，本专利技术提出一种通信方法，应用于第一芯片，所述方法包括：
获取目标数据和无损的数据传输通道；根据所述数据传输通道的数量，将所述目标数据拆分为多个数据帧，所述数据帧的数量为所述数据传输通道的数量的正整数倍；将各个数据帧通过各个数据传输通道发送至第二芯片，以使所述第二芯片基于接收到的各个数据帧获取所述目标数据；每个数据传输通道至少发送一个数据帧。
[0008]第四方面，本专利技术还提出另一种通信方法，应用于第二芯片，所述方法包括：接收第一芯片发送的多个数据帧，各个数据帧由所述第一芯片基于目标数据和无损的数据传输通道拆分得到，所述数据帧的数量为所述数据传输通道的数量的正整数倍；拼接接收到的各个数据帧，得到所述目标数据。
[0009]第五方面，本专利技术提出一种通信系统，包括：第一芯片和第二芯片；所述第一芯片用于获取目标数据和无损的数据传输通道；以及，根据所述数据传输通道的数量，将所述目标数据拆分为多个数据帧，所述数据帧的数量为所述数据传输通道的数量的正整数倍，每个数据传输通道至少发送一个数据帧；以及，将各个数据帧通过对应的所述数据传输通道发送至第二芯片；所述第二芯片用于接收第一芯片发送的各个数据帧，以及，拼接接收到的各个数据帧，得到所述目标数据。
[0010]作为上述技术方案中优选的，所述第一芯片还用于，获取数据传输协议；以及，根据所述数据传输协议，通过各个数据传输通道发送各个数据帧。
[0011]第六方面，本专利技术还提出一种计算机可读存储介质，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并处理以实现上述任意一种所述的通信方法。
[0012]与现有技术相比，本专利技术在进行数据传输之前，首先获取无损的数据传输通道。并且根据数据传输通道的数量，将数据拆分为多个数据帧。进而通过数据传输通道的数量对数据帧进行传输。当出现数据传输通道损坏时，其无需对发送端和接收端之间的连接线进行更换，节省了换线时间，进而保证了数据传输效率。同时，通过上述的数据传输方法，其能够最大程度的利用所有的无损的数据传输通道。
附图说明
[0013]图1为本专利技术实施例所提供的通信方法的一种流程示意图；图2为本专利技术实施例所提供的无损的数据传输通道示意图；图3为本专利技术实施例所提供的目标数据拆分传输示意图；图4为本专利技术实施例所提供的通信方法的又一种流程示意图；图5为本专利技术实施例所提供的物理层正向连接数据帧传输示意图；图6为本专利技术实施例所提供的物理层反向连接数据帧传输示意图；图7为本专利技术实施例所提供的通信方法的再一种流程示意图；图8为本专利技术实施例所提供的第一芯片的结构示意图；图9为本专利技术实施例所提供的第二芯片的结构示意图；
图10为本专利技术实施例所提供的通信系统的结构示意图；图11为本专利技术实施例所提供的一种通信方法的服务器的硬件结构框图。
具体实施方式
[0014]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施例作进一步地详细描述。显然，所描述的实施例仅仅是本专利技术一个实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0015]此处所称的“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术实施例能够以除了在这里图示或描述以外的顺序实施。此外，术语“包括”和“具有”/“为”以及他们/其的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元/模块的过程、方法、系统/装置、产品或设备不必限于清楚地列出的那些步骤或单元/模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元/模块。
[0016]下面介绍本专利技术提供的一种芯片通信方法的具体实施例。
[0017]下面介绍本专利技术提供的一种芯片间通信方法的示例性流程。图1是本专利技术实施例提供的一种芯片通信方法的流程示意图，本说明书提供了如实施例或流程图所示的方法或者流程操作步骤，但基于常规或者无创造性的劳动可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，包括：第一处理模块，用于获取目标数据和无损的数据传输通道；以及根据所述数据传输通道的数量，将所述目标数据拆分为多个数据帧，所述数据帧的数量为所述数据传输通道的数量的正整数倍；第一收发模块，用于将各个数据帧通过各个数据传输通道发送至第二芯片，以使所述第二芯片基于接收到的各个数据帧获取所述目标数据；每个数据传输通道至少发送一个数据帧。2.根据权利要求1所述的芯片，其特征在于，所述第一处理模块，还用于获取数据传输协议；以及，根据所述数据传输协议，通过各个数据传输通道发送各个数据帧。3.根据权利要求1或2所述的芯片，其特征在于，所述第一处理模块还用于，建立缓冲区，将各个待发送的目标数据根据发送时序存入所述缓冲区；以及，根据当前待发送的目标数据的存入时序，对所述目标数据进行编号，得到数据编号，并将该数据编号存入所述目标数据的控制信号中；所述第一收发模块还用于，在各个目标数据传输开始前，向所述第二芯片发送开始信号，以使所述第二芯片基于接收到的目标数据和开始信号，确定所述目标数据是否有误。4.根据权利要求3所述的芯片，其特征在于，所述第一收发模块还用于，接收等待确认信号，所述等待确认信号由所述第二芯片基于接收到的目标数据发送；所述第一处理模块还用于，若等待确认信号超时，则重新发送未收到等待确认信号的历史目标数据和数据编号位于所述历史目标数据之后的历史数据；所述第一处理模块还用于，若收到等待确认信号，则释放所述缓冲区中与所述等待确认信号对应的目标数据。5.一种芯片，其特征在于，包括：第二收发模块，用于接收第一芯片发送的多个数据帧，各个数据帧由所述第一芯片基于目标数据和无损的数据传输通道拆分得到，所述数据帧的数量为所述数据传输通道的数量的正整数倍；第二处理模块，用于拼接接收到的各个数据帧，得到所述目标数据。6.根据权利要求5所述的芯片，其特征在于，所述第二处理模块还用于，获取所述第一芯片与所述芯片的物理层端口连接方式，以及所述第一芯片的数据传输协议；所述物理层端口连接方式包括正向连接和反向连接；所述数据传输协议包括正序数据传输协议和反序数据传输协议；以及，基于所述物理层端口连接方式和所述数据传输协议，获取数据编号协议；其中，所述第二处理模块还用于，根据所述数据编号协议，对接收到的各个数据帧进行编号；以及，基于各个数据帧的编号大小顺序，依次对各个数据帧进行拼接。7.根据权利要求6所述的芯片，其特征在于，所述第二处理模块还用于，若所述物理层端口正向连接，且所述第一芯片采用正序数
据传输协议传输各个数据帧，则采用正序数据编号协议，对接收到的各个数据帧进行编号；以及若所述物理层端口正向连接，且所述第一芯片采用反序数据传输协议传输各个数据帧，则采用反序数据编号协议，对接收到的各个数据帧进行编号。8.根据权利要求6所述的芯片，其特征在于，所述第二处理模块还用于，若所述物理层端口反向连接，且所述第一芯片采用正序数据传输协议传输各个数据帧，则采用反序数据编号协议，对接收到的各个数据帧进行编号；以及若所述物理层端口反向连接，且所述第一芯片采用反序数据传输协议传输各个数据帧，则采用正序数据编号协议，对接收到的各个数据帧进行编号。9.根据权利要求5至8中任意一项所述的芯片，其特征在于，所述第二收发模块还用于，接收所述第一芯片发送的开始信号，所述开始信号由所述第一芯片在各个目标数据传输开始前发送；所述第二处理模块还用于，基于接收到的目标数据和开始信号，确定所述目标数据是否有误；所述第二收发模块还用于，若确认目标数据无误，则向所述第一芯片发送所述目标数据的等待确认信号；以及若确认目标数据有误，则停止发送所述目标数据的等待确认信号，并且丢弃所述目标数据和数据编号位于所述目标数据之后的所有数据。10.根据权利要求9所述的芯片，其特征在于，所述第二处理模块还用于，若所述第二收发模块需要发送所述等待确认信号，则确认是否存在待发送至第一芯片的候选目标数据；若是，则将所述等待确认信号编入所述数据的控制信号中，以便所述第二收发模块将包括所述等待确认信号的所述候选目标数据发送至所述第一芯片；若否，则指示所述第二收发模块发送所述等待确认信号至所述第一芯片。11.一种通信方法，应用于第一芯片，其特征在于，所述方法包括：获取目标数据和无损的数据传输通道；根据所述数据传输通道的数量，将所述目标数据拆分为多个数据帧，所述数据帧的数量为所述数据传输通道的数量的正整数倍；将各个数据帧通过各个数据传输通道发送至第二芯片，以使所述第二芯片基于接收到的各个数据帧获取所述目标数据；每个数据传输通道至少发送一个数据帧。12.根据权利要求11所述的通信方法，其特征在于，所述将各个数据帧通过对应的所述数据传输通道发送至第二芯片之前，所述方法还包括：获取数据传输协议；所述将各个数据帧通过各个数据传输通道发送至第二芯片包括：根据所述数据传输协议，通过各个数据传输通道发送各个数据帧。13.根据权利要求11或12所述的通信方法，其特征在于，所述获取目标数据和无损的数据传输通道之前，所述方法还包括：
将各个待发送的目标数据根据发送时序存入缓冲区，所述缓冲区由所述第一芯片预先建立；根据当前待发送的目标数据的存入时序，对所述目标数据进行编号，获得所述目标数据的数据编号，并将该数据编号存入所述目标数据的控制信号中；在各个目标数据传输开始前，向所述第二芯片发送开始信号，以使所述第二芯片基于接收到的目标数据和开始信号，确定所述目标数据是否有误。14.根据权利要求13所述的通信方法，其特征在于，所述将各个数据帧通过各个数据传输通道发送至第二芯片之后，所述方法还包括：接收等待确认信号，所述等待确认信号由所述第二芯片基于接收到的目标数据发送；若等待确认信号超时，则重新发送未收到等待确认信号的历史目标数据和数据编号位于所述历史目标数据之后的历史数据；若收到等待确认信号，则释放所述缓冲区中与所述等待确认信号对应的目标数据。15.一种通信方法，应用于第二芯片，其特征在于，所述方法包括：接收第一芯片发送的多个数据帧，各个数据帧由所述第一芯片基于目标数据和无损的数据传输通道拆分得到，所述数据帧的数量为所述数据传输通道的数量的正整数倍；拼接接收到的各个数据帧，得到所述目标数据。16.根据权利要求15所述的通信方法，其特征在于，所述拼接接收到的各个数据帧之前，所述方法还包括：获取所述第一芯片与所述芯片的物理层端口连接方式，以及所述第一芯片的数据传输协议；所述物理层端口连接方式包括正向连接和反向连接；所述数据传输协议包括正序数据传输协议和...

【专利技术属性】
技术研发人员：杨龚轶凡，马学韬，闯小明，郑瀚寻，廖炜，
申请(专利权)人：中昊芯英杭州科技有限公司，
类型：发明
国别省市：