多电平拓扑单元制造技术

本发明专利技术实施例提供了一种多电平拓扑单元，多电平拓扑单元包括：输入模块、多个开关管和输出模块，且每个开关管的两端反向并联有一个二级管；所述输入模块与所述多个开关管相连；所述输出模块包括第一输出电压和第二输出电压，所述第一输出电压大于所述第二输出电压，所述第一输出电压用于为大功率电压电流进行供电，所述第二输出电压用于调整所述第一输出电压的控制精度，在原有的拓扑基础上级联了一个两电平变换器，原有拓扑产生高压大电流提供功率支撑Vo2，级联的两电平变换器或这三电平变换器提供高精度低压大电流Vo1，Vo1弥补Vo2输出PWM控制精度问题以及系统其他非线性问题，从而达到相对传统拓扑更高精度输出电流。从而达到相对传统拓扑更高精度输出电流。从而达到相对传统拓扑更高精度输出电流。

【技术实现步骤摘要】
多电平拓扑单元


[0001]本专利技术涉及电力电子
，特别是涉及一种多电平拓扑单元。

技术介绍

[0002]有源电力滤波器通过采集负载对应的谐波电流，通过产生一个相反的电流从而进行相互抵消的功能。其工作原理是通过生成一个电压Uoa、Uob、Uoc与电网电压Usa、Usb、Usc产生一个电压差分量叠加在电感上从而生成需要的电流，如图1所示。
[0003]随着如碳化硅、氮化镓宽禁带半导体以及处理器的的发展，电力电子的开关频率提升、体积减小以及功率密度抬升，使得电力电子设备电感的电感量降低，电感量的降低使得Uoa
‑
Usa电压分量减小，在输出同样大小的电流情况下在Uoa
‑
Usa需要的电压控制精度的提升，通过PWM控制的面积等效原理可知，对应的PWM的精度也需要提升。而且在处理器中PWM频率的提升必然带来PWM控制精度的下降，对此需要采用更高主频和性能的处理器，提升了成本。由于高母线电压，即使当处理器PWM精度足够高时，由于实际开关管物理器件开通时间控制精度的限制，实际也无法实现需要的输出量，导致输出电流波形精度达不到需求标准。

技术实现思路

[0004]鉴于上述问题，提出了本专利技术实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种多电平拓扑单元。
[0005]本专利技术实施例提供一种多电平拓扑单元，所述多电平拓扑单元包括：输入模块、多个开关管和输出模块，且每个开关管的两端反向并联有一个二级管；所述输入模块与所述多个开关管相连；
>[0006]所述输出模块包括第一输出电压和第二输出电压，所述第一输出电压大于所述第二输出电压，所述第一输出电压用于为大功率电压电流进行供电，所述第二输出电压用于调整所述第一输出电压的控制精度。
[0007]可选地，所述输入模块包括第一电源、第二电源、第三电源和第四电源。
[0008]可选地，所述第一电源的第一端与第一开关管的漏极相连，所述第一开关管的源极与第二开关管的漏极相连，所述第一电源的第二端与所述第二电源的第一端相连；
[0009]所述第一电源的第二端与所述第三开关管的源极相连。
[0010]可选地，所述第二输出电压为所述第二开关管的漏极与所述第一电源的第二端之间的电压。
[0011]可选地，所述第三电源的第一端与第三开关管的漏极相连，所述第三开关管的源极与第二开关管的漏极相连，所述第三电源的第二端与所述第四电源的第一端相连，所述第四电源的第二端与第四开关管的源极相连。
[0012]可选地，所述第一输出电压为所述第四开关管的漏极和所述第三电源第二端之间的电压。
[0013]可选地，所述第三电源的第一端与第七开关管的漏极相连，所述第七开关管的源极与第八开关管的漏极相连，所述第八开关管的源极与第四电源的第二端相连，所述第三电源的第二端与第四电源的第一端相连，所述第三电源的第二端与第五开关管的漏极相连，所述第五开关管的源极与第六开关管的源极相连，所述第六开关管的漏极与第一电源的第二端相连。
[0014]可选地，所述第一输出电压为所述第六开关管的漏极与所述第三电源的第二端之间的电压。
[0015]可选地，所述第三电源的第一端与第九开关管的漏极相连，所述第九开关管的源极与第十开关管的漏极相连，所述第十开关管的源极与第十一开关管的漏极相连，所述第十一开关管的源极与所述第十二开关管的漏极相连，所述第十二开关管的源极与第四电源的第二端相连，所述第一电源的第二端与第十一开关管的漏极相连。
[0016]可选地，所述第一输出电压为第十一开关管的漏极与所述第三电源的第二端相连。
[0017]本专利技术实施例包括以下优点：
[0018]本专利技术实施例提供的多电平拓扑单元，多电平拓扑单元包括：输入模块、多个开关管和输出模块，且每个开关管的两端反向并联有一个二级管；所述输入模块与所述多个开关管相连；所述输出模块包括第一输出电压和第二输出电压，所述第一输出电压大于所述第二输出电压，所述第一输出电压用于为大功率电压电流进行供电，所述第二输出电压用于调整所述第一输出电压的控制精度，在原有的拓扑基础上级联了一个两电平变换器，原有拓扑产生高压大电流提供功率支撑Vo2，级联的两电平变换器或这三电平变换器提供高精度低压大电流Vo1，Vo1弥补Vo2输出PWM控制精度问题以及系统其他非线性问题，从而达到相对传统拓扑更高精度输出电流。
附图说明
[0019]图1是现有技术的一种多电平拓扑单元实施例的示意图；
[0020]图2是本专利技术的一种多电平拓扑单元实施例的结构示意图；
[0021]图3是本专利技术的又一种多电平拓扑单元实施例的示意图；
[0022]图4是本专利技术的再一种多电平拓扑单元实施例的示意图；
[0023]图5是本专利技术的另一种多电平拓扑单元实施例的示意图；
[0024]图6是本专利技术的又一种多电平拓扑单元实施例的示意图。
具体实施方式
[0025]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0026]参照图2，示出了本专利技术的一种多电平拓扑单元实施例的示意图，多电平拓扑单元包括：输入模块101、多个开关管102和输出模块103，且每个开关管的两端反向并联有一个二级管；输入模块与多个开关管相连；
[0027]输出模块包括第一输出电压Vo2和第二输出电压Vo1，第一输出电压大于第二输出电压，第一输出电压用于为大功率电压电流进行供电，第二输出电压用于调整第一输出电
压的控制精度。
[0028]可选地，输入模块包括第一电源、第二电源、第三电源和第四电源。
[0029]图3是本专利技术的又一种多电平拓扑单元实施例的示意图，第一电源的第一端与第一开关管的漏极相连，第一开关管的源极与第二开关管的漏极相连，第一电源的第二端与第二电源的第一端相连；
[0030]第一电源的第二端与第三开关管的源极相连。
[0031]可选地，第二输出电压为第二开关管的漏极与第一电源的第二端之间的电压。
[0032]第三电源的第一端与第三开关管的漏极相连，第三开关管的源极与第二开关管的漏极相连，第三电源的第二端与第四电源的第一端相连，第四电源的第二端与第四开关管的源极相连。
[0033]可选地，第一输出电压为第四开关管的漏极和第三电源第二端之间的电压。
[0034]图4是本专利技术的再一种多电平拓扑单元实施例的示意图，第三电源的第一端与第七开关管的漏极相连，第七开关管的源极与第八开关管的漏极相连，第八开关管的源极与第四电源的第二端相连，第三电源的第二端与第四电源的第一端相连，第三电源的第二端与第五开关管的漏极相连，第五开关管的源极与第六开关管的源极相连，第六开关管的漏极与第一电源的第二端相连。
[0035]可选地，第一输出电压为第六开关管的漏极与第三电源的第二端之间的电压。
[0036]图5是本专利技术的另一种多电平拓扑单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多电平拓扑单元，其特征在于，所述多电平拓扑单元包括：输入模块、多个开关管和输出模块，且每个开关管的两端反向并联有一个二级管；所述输入模块与所述多个开关管相连；所述输出模块包括第一输出电压和第二输出电压，所述第一输出电压大于所述第二输出电压，所述第一输出电压用于为大功率电压电流进行供电，所述第二输出电压用于调整所述第一输出电压的控制精度。2.根据权利要求1所述的多电平拓扑单元，其特征在于，所述输入模块包括第一电源、第二电源、第三电源和第四电源。3.根据权利要求2所述的多电平拓扑单元，其特征在于，所述第一电源的第一端与第一开关管的漏极相连，所述第一开关管的源极与第二开关管的漏极相连，所述第一电源的第二端与所述第二电源的第一端相连；所述第一电源的第二端与所述第三开关管的源极相连。4.根据权利要求3所述的多电平拓扑单元，其特征在于，所述第二输出电压为所述第二开关管的漏极与所述第一电源的第二端之间的电压。5.根据权利要求3所述的多电平拓扑单元，其特征在于，所述第三电源的第一端与第三开关管的漏极相连，所述第三开关管的源极与第二开关管的漏极相连，所述第三电源的第二端与所述第四电源的第一端相连，所述第四电源的第二端与第四开关管的源极相连。6.根据权...

【专利技术属性】
技术研发人员：赵东争，吴建华，刘远涛，杨智奥，
申请(专利权)人：深圳市恩玖科技有限公司，
类型：发明
国别省市：