带锚定焊盘的多层陶瓷衬底及其制造方法技术

所公开的是多层陶瓷衬底，具有外部焊盘，例如Ｉ／Ｏ焊盘，该外部焊盘借助于多个贯通孔或一个大的贯通孔锚定到多层陶瓷衬底的内部焊盘上。该外部焊盘和贯通孔，由高金属含量材料，理想地说由１００％金属制作，以便它们不能很好地粘接到陶瓷衬底上。内部焊盘是一种复合金属／陶瓷材料，该材料将很好地粘着到陶瓷衬底上。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及多层陶瓷衬底的制造，特别是涉及导电性表面焊盘的形成，该焊盘的形成应用厚膜技术并改善了机械和电可靠性。多层陶瓷衬底典型地说用来在诸如计算机、控制系统、电路板之类的信息处理系统中使用的集成电路器件之间进行的布线，传统上说用两种方法制造。老的制造方法是一种叠层方法，该方法从一个烧制好了的陶瓷层开始，在该陶瓷层上边，借助于丝网漏印操作，按照顺序交替淀积已图形化的介电材料和金属导电层以形成多层结构。这些层可以在每一次淀积之后进行烧结或在所有的层都淀积之后进行烧结。在足够高的温度下进行的烧结使金属、陶瓷和玻璃微粒固结成一个致密的、不可渗透的独石结构，该结构对在陶瓷介电材料中形成的电连续电路布线提供机械支持。制造多层陶瓷衬底的另外的方法牵涉到使用流延方法在带上形成介电材料，同时对该带穿孔以形成孔或贯通孔，在该贯通孔内淀积导电性的金属膏，同时该贯通孔内还有用做导线的布线。使若干这样的已穿孔且已进行金属涂敷的带对准、进行叠层并加工成一个接着将被烧结的层压体。这样一种方法是一种共同烧制加工，在共同烧制中，用一种但是实际上常常是多种加热处理使陶瓷和金属粉末进行固结。烧结处理的一个关键因素牵涉到导电性表面元件的形成，该表面上可以淀积诸如镍和金的金属镀层，有时候为备下边还要进行的加上焊料的处理。这些表面元件，在陶瓷之内提供连接到别的电导体上的互连且它们的机械和电性能，对于多层陶瓷衬底和整个信息处理系统的可靠性非常重要。传统的陶瓷衬底用氧化铝(即氧化铝)形成，典型地说，在烧结后氧化铝与熔化后的玻璃粉末结合到了一起。这样的氧化铝陶瓷衬底的烧结通常是需要1500℃以上的高温处理过程。钼和钨被用做导电体，因为它们提供高的电导率，同时可以忍受这样的高温而不会熔化。这些金属，在从烧结到低温试验的温度范围(典型地说分别为1600℃到-150℃)内与氧化铝具有良好的热膨胀匹配(CTE)。氧化铝、钼和钨的热膨胀系数是相似的，分别约为7、5和4ppm。用这些金属制作的表面元件，典型地说，借助于采用使玻璃粉末混合到用来形成图形化的表面元件的厚膜膏中去的办法进行共同烧制的工序，会很好地固结到陶瓷上。该表面元件被很好地粘接上去，而且因为在表面元件和陶瓷之间具有紧密地CTE匹配，以及氧化铝陶瓷很牢固，故在热循环期间不会在下面的陶瓷中产生应力。在表面金属元件和陶瓷之间的固结强度，当表面元件(典型地说被作为一个阵列提供)被用诸如陶瓷球栅阵列(CBGA)和陶瓷柱栅阵列(CCGA)之类的焊接工艺电连到印制电路板上的时候，是重要的。在放置CBGA工艺中，一个焊料球被用做衬底和印制电路板之间的间隙器。该焊料球具有比用来把球放置到陶瓷衬底和电路板上的焊料的高的熔化温度。同样，在CCGA放置工艺中，一个焊料柱导线可以用做在陶瓷衬底和电路板之间的互连布线。在陶瓷衬底和电路板之间的电互连的可靠性，受许多参数的影响，其中包括在陶瓷衬底和电路板之间的CTE之差、两者的粘接性、焊料阵列的大小和焊料接合的高度等。在热循环期间，电路板的膨胀和缩短必须大于陶瓷衬底。这种变化在电路板和陶瓷衬底之间的焊料互连方面将产生大的应力，在最外边的互连上将产生最大的拉伸力，而在焊料阵列的中心将产生最小的拉伸力。反复的热循环，最终将使焊料互连疲劳从而导致失效，这将在陶瓷衬底和电路板之间的电通路内产生开路。典型地说，焊料柱越长则使焊料疲劳的阻力就越大。在所有的其它参数相等的情况下，与CBGA比较，CCGA将能够经受更多的循环才能达到疲劳，但是，由于CCGA与CBGA比在处理中易于受到破坏，而且其增加后的焊料长度会增加足以损害其电性能的电感，故是不理想的。信息处理系统日益向着更高的速度、更大的功率和更高的可靠性前进。作为这种变化的一部分，在供半导体器件用的元件封装中更高性能的陶瓷介电材料的应用日益扩展。特别是当与其它的陶瓷氧化物进行适度的组合时，具有不断增加量的二氧化硅的陶瓷衬底的应用，将产生一种更低的介电常数材料以降低电子电路中的传播延时，所以是理想的。与传统的高氧化铝陶瓷不同，这些陶瓷衬底具有更小的强度，因而在由于加进焊料的影响的负载下，似乎更易于破碎。这种高性能陶瓷的典型例子是低温共同烧制的陶瓷系统，该系统把银或铜用做导体。这些高性能陶瓷，包括氧化铝与低软化点玻璃的粘着物和玻璃陶瓷系统。与高温共同烧制系统不同，在这些陶瓷和金属之间的CTE差值常常是高的。例如，这种陶瓷的绝大部分都具有低于6ppm的CTE，而银和铜的CTE分别是20和17ppm。企图在这些低CTE陶瓷的表面上烧制含有金属的表面元件，常常会招致在陶瓷和表面元件之间的弱的界面，这种弱的界面在处理中或应用中进行热循环期间会变成为使两者分离开来。在共同烧制期间，这些金属只有采用混合进大量的比较低的CTE补偿填埋剂材料的办法粘着到陶瓷上才能形成高强度接合，这种陶瓷或玻璃常常用来产生介电材料。在表面元件中的这些非导电性填埋剂材料，可以强烈地影响元件的电导率，并使得在产生一种供岛栅阵列(LGA，Land Grid array)使用的易于电镀的表面元件或借助于CBGA或CCGA来放置焊料时碰到巨大的困难，因为焊盘的非导电性的部分典型地说将不能用常规的电镀浴槽进行电镀。在进行热循环期间，归因于大的CTE不匹配，用高金属含量制作的表面元件常常使在其中的陶瓷遭受严重的应力。由于高性能陶瓷并不象高温烧结氧化铝那么牢固，故将有一种使陶瓷断裂的大的倾向而且最终将使在表面元件之下的电互连遭受破坏。在高金属表面元件和其下的陶瓷材料之间的粘接性的缺乏已经被别人注意到。例如，Yokoyama等人在U．S专利5549778上，和Herron等人在IBM Technlcal Disclosure Bulletin，27，No．8，page4765(January 1985)上(这些文献均被引入本文作为参考)提出了‘虚设’贯通孔以把表面元件锚定到其下边的陶瓷上的方案。这些虚设贯通孔是非功能性的且在表面元件的锚定中很少用做机械上的辅助物。理想的是具有一种经过改善的方法来锚定表面元件，同时还提供得到增强的电和机械可靠性。本专利技术的这种和其它的特征，在参阅附图阅读了下边的说明后会了解得更为清楚。根据本专利技术的第1方面，所公开的带锚定焊盘的多层陶瓷衬底包括第1陶瓷层，具有多个已被填埋的贯通孔和外表面；至少一个与上述第1陶瓷层相邻的外部焊盘，该至少一个外部焊盘被粘接到在第1陶瓷层中的多个已被填埋的贯通孔上；与第1陶瓷层相邻的第2陶瓷层，至少具有一个与第1陶瓷层的至少一个已被填埋的贯通孔接触的已被填埋的贯通孔；至少一个内部焊盘，插入在第1和第2陶瓷层之间且和在第1陶瓷层中的多个已被填埋的贯通孔接触，同时在第1陶瓷层中的多个已被填埋的贯通孔中的每一个，都与在第2陶瓷层中的贯通孔或内部焊盘接触。根据本专利技术的第2方面，所公开的带锚定焊盘的多层陶瓷衬底包括第1陶瓷层，具有已被填埋的贯通孔和外表面；与上述第1陶瓷层的外部表面相邻的外部焊盘，该外部焊盘被粘接到至少一个已被填埋的贯通孔上；与第1陶瓷层相邻的第2陶瓷层，至少具有一个与第1陶瓷层的已被填埋的贯通孔接触的已被填埋的贯通孔；一个内部焊盘，插入在第1和第2陶瓷层之间且与在第1和第2层的已被填埋的贯通孔接触；其特征是本文档来自技高网...

【技术保护点】
一种带锚定焊盘的多层陶瓷衬底，其特征是包括： 第１陶瓷层，具有多个已被填埋的贯通孔和外表面； 至少一个与上述第１陶瓷层相邻的外部焊盘，该至少一个外部焊盘被粘接到在第１陶瓷层中的多个已被填埋的贯通孔上； 与第１陶瓷层相邻的第２陶瓷层，至少具有一个与第１陶瓷层的至少一个已被填埋的贯通孔接触的已被填埋的贯通孔； 至少一个内部焊盘，插入在第１和第２陶瓷层之间且和在第１陶瓷层中的多个已被填埋的贯通孔接触，同时在第１陶瓷层中的多个已被填埋的贯通孔中的每一个，都与在第２陶瓷层中的贯通孔或内部焊盘接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：BV法萨诺，DH盖布里尔斯，RF因戴克，SM卡玛斯，SI朗根索，SSN莱迪，RV维拉博汉耐尼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]