本实用新型专利技术属于数据采集设备技术领域，尤其为一种基于SOC的信号采集装置，包括模数转换单元，模数转换单元的一侧设置有SOC单元，SOC单元的一侧设置有以太网接口，SOC单元的底部设置有时钟管理器，SOC单元的内部设置有FPGA，FPGA的一侧设置有ARM处理器，SOC单元的顶部设置有易失性存储器，易失性存储器的一侧设置有备用易失性存储器，易失性存储器的另一侧设置有非易失性存储器，非易失性存储器的一侧设置有备用非易失性存储器，模数转换单元的另一侧设置有SMB接头。本实用新型专利技术通过易失性存储器、备用易失性存储器、非易失性存储器、备用非易失性存储器，可以达到解决现今存在的信号采集中存储安全性低的问题。号采集中存储安全性低的问题。号采集中存储安全性低的问题。
【技术实现步骤摘要】
一种基于SOC的信号采集装置
[0001]本技术涉及数据采集设备
，具体为一种基于SOC的信号采集装置。
技术介绍
[0002]SOC(systemonchip)称为片上系统。随着集成电路的迅猛发展，半导体产业进入超深亚微米乃至纳米加工时代，在单一集成电路芯片上就可以实现一个复杂的电子系统，而SOC正是利用集成电路中已有的设计积累，将多个复杂的电子系统全部集成在一个芯片内，成为集成电路发展的必然趋势。随着数字技术的飞速发展与普及，对信号的处理广泛采用数字计算机技术，对此需要将模拟信号转换为数字信号，ADC转换器(模数转换器)由此产生。而对于军事、航天、航空、铁路、机械等性能要求较高的诸多行业，需要一个高速采集传输系统。
[0003]现有技术存在以下问题：
[0004]现有的SOC的信号采集装置，一般都设置有易失性存储器，用于对数据的缓存，但易失性存储器可能会由于不可知因素而损坏，导致数据遗失，影响信号采集传递，且用于对操作系统和应用程序的储存，如果易失性存储器无法正常工作或者损坏，将导致系统无法正常工作。
技术实现思路
[0005]针对现有技术的不足，本技术提供了一种基于SOC的信号采集装置，解决了现今存在的信号采集中存储安全性低的问题。
[0006]为实现上述目的，本技术提供如下技术方案：一种基于SOC的信号采集装置，包括模数转换单元，所述模数转换单元的一侧设置有SOC单元，所述SOC单元的一侧设置有以太网接口，所述SOC单元的底部设置有时钟管理器，所述SOC单元的内部设置有FPGA，所述FPGA的一侧设置有ARM处理器，所述SOC单元的顶部设置有易失性存储器，所述易失性存储器的一侧设置有备用易失性存储器，所述易失性存储器的另一侧设置有非易失性存储器，所述非易失性存储器的一侧设置有备用非易失性存储器，所述模数转换单元的另一侧设置有SMB接头，所述SMB接头与模数转换单元之间设置有差分信号转换接口，所述以太网接口的一侧设置有上位机。
[0007]作为本技术的一种优选技术方案，所述SOC单元与模数转换单元电性连接，所述以太网接口与SOC单元电性连接。
[0008]作为本技术的一种优选技术方案，所述时钟管理器与SOC单元电性连接，所述时钟管理器与模数转换单元电性连接。
[0009]作为本技术的一种优选技术方案，所述FPGA5与SOC单元电性连接，所述ARM处理器与FPGA5电性连接。
[0010]作为本技术的一种优选技术方案，所述易失性存储器与SARM处理器电性连接，所述备用易失性存储器与易失性存储器固定连接，所述备用易失性存储器与ARM处理器
电性连接。
[0011]作为本技术的一种优选技术方案，所述非易失性存储器与SOC单元电性连接，所述备用非易失性存储器与非易失性存储器固定连接，所述备用非易失性存储器与SOC单元电性连接。
[0012]作为本技术的一种优选技术方案，所述SMB接头通过差分信号转换接口与模数转换单元电性连接，所述上位机与以太网接口电性连接。
[0013]与现有技术相比，本技术提供了一种基于SOC的信号采集装置，具备以下有益效果：
[0014]1、该一种基于SOC的信号采集装置，通过设置易失性存储器、备用易失性存储器，利用易失性存储器对FPGA传递的数据进行缓存，ARM处理器对缓存数据进行读取处理，同时再通过备用易失性存储器对缓存的数据进行备份，如果易失性存储器损坏，或缓存数据丢失，FPGA传递的数据可直接缓存入备用易失性存储器，或ARM处理器从备用易失性存储器内提取所需数据，并且通过缓存数据时所受到的信息反馈，可以判断备用易失性存储器与易失性存储器是否工作正常，这种设置，能够更好的保护储存数据信息，提高数据使用的安全性。
[0015]2、该一种基于SOC的信号采集装置，通过设置非易失性存储器、备用非易失性存储器，利用非易失性存储器对SOC单元内的操作系统和应用程序进行储存，接着启动加载储存的所需操作系统和应用程序，同时再通过备用非易失性存储器对缓存的操作系统和应用程序进行备份，如果非易失性存储器损坏，或缓存数据丢失，SOC单元内的操作系统和应用程序可直接缓存入备用非易失性存储器，或从备用非易失性存储器内启动加载所需操作系统和应用程序，并且通过缓存操作系统和应用程序时所受到的信息反馈，可以判断备用非易失性存储器与非易失性存储器是否工作正常，这种设置，利用双层保护措施，进行操作系统和应用程序的保护，避免信号采集装置无法正常工作。
附图说明
[0016]图1为本技术整体结构示意图；
[0017]图2为本技术数据存储工作流程示意图；
[0018]图3为本技术系统与应用存储工作流程示意图。
[0019]图中：1、模数转换单元；2、SOC单元；3、以太网接口；4、时钟管理器；5、FPGA；6、ARM处理器；7、易失性存储器；8、备用易失性存储器；9、非易失性存储器；10、备用非易失性存储器；11、SMB接头；12、差分信号转换接口；13、上位机。
具体实施方式
[0020]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0021]请参阅图1
‑
3，本实施方案中：一种基于SOC的信号采集装置，包括模数转换单元1，通过模数转换单元1用于将模拟信号转换为数字信号，模数转换单元1的一侧设置有SOC单
元2，通过SOC单元2用于接收来自模数转换单元1的数字信号并将接收到的数字信号发送出去，SOC单元2的一侧设置有以太网接口3，通过以太网接口3用于将SOC单元2发出的数据发送出去，SOC单元2的底部设置有时钟管理器4，通过时钟管理器4用于将SOC单元2输出的时钟经过转换后提供给模数转换单元1作为采样时钟，SOC单元2的内部设置有FPGA5，通过FPGA5用于接收来自模数转换单元1的数字信号并对数字信号进行处理，FPGA5的一侧设置有ARM处理器6，通过ARM处理器6用于通过以太网协议栈将数据通过以太网接口3发送出去，SOC单元2的顶部设置有易失性存储器7，通过易失性存储器7，用于数据缓存，易失性存储器7的一侧设置有备用易失性存储器8，通过易失性存储器7，用于数据备份，易失性存储器7的另一侧设置有非易失性存储器9，通过非易失性存储单元，用于存储SOC单元的操作系统和应用程序，非易失性存储器9的一侧设置有备用非易失性存储器10，通过备用非易失性存储器10，用于备份操作系统和应用程序，模数转换单元1的另一侧设置有SMB接头11，通过SMB接头11用于接收外部模拟信号，SMB接头11与模数转换单元1之间设置有差分信号转换接口12，通过差分信号转换接口12将SMB接头本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于SOC的信号采集装置，包括模数转换单元(1)，其特征在于：所述模数转换单元(1)的一侧设置有SOC单元(2)，所述SOC单元(2)的一侧设置有以太网接口(3)，所述SOC单元(2)的底部设置有时钟管理器(4)，所述SOC单元(2)的内部设置有FPGA(5)，所述FPGA(5)的一侧设置有ARM处理器(6)，所述SOC单元(2)的顶部设置有易失性存储器(7)，所述易失性存储器(7)的一侧设置有备用易失性存储器(8)，所述易失性存储器(7)的另一侧设置有非易失性存储器(9)，所述非易失性存储器(9)的一侧设置有备用非易失性存储器(10)，所述模数转换单元(1)的另一侧设置有SMB接头(11)，所述SMB接头(11)与模数转换单元(1)之间设置有差分信号转换接口(12)，所述以太网接口(3)的一侧设置有上位机(13)。2.根据权利要求1所述的一种基于SOC的信号采集装置，其特征在于：所述SOC单元(2)与模数转换单元(1)电性连接，所述以太网接口(3)与SOC单元(2)电性连接。3.根据权利要求1所述的一种基于SOC的信号采集装...
【专利技术属性】
技术研发人员：向炜，
申请(专利权)人：深圳市构通科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。