一种闪存阵列及闪存芯片制造技术

本发明专利技术公开了一种闪存阵列及闪存芯片。闪存阵列包括阵列排布的多个闪存模块；闪存模块包括一个存算单元和至少一个虚设单元；存算单元与虚设单元相间排布；虚设单元包括第一衬底、位于第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，第一控制栅极与第一浮置栅极位于第一选择栅极的第一侧；第一漏极区域在第一衬底的正投影位于第一选择栅极在第一衬底的正投影的第二侧；虚设单元还包括第一硅化物结构，第一硅化物结构位于第一漏极区域远离第一衬底的表面，且第一硅化物结构与第一衬底不连接。本发明专利技术实施例的技术方案提高了对存算单元的编程效率和准确性。和准确性。和准确性。

【技术实现步骤摘要】
一种闪存阵列及闪存芯片


[0001]本专利技术涉及闪存
，尤其涉及一种闪存阵列及闪存芯片。

技术介绍

[0002]闪存(Flash Memory)是一种非易失性存储器，断电不会丢失数据，因此得到广泛应用。随着闪存技术的要求越来越高，存算一体的闪存单元得到了快速发展。
[0003]闪存芯片中包含存算闪存单元时，需要将两个存算闪存单元的选择栅极隔开，避免存算闪存单元在编程操作时，对相邻存算闪存单元产生干扰。在隔开存算闪存单元的选择栅极时，为了避免存算闪存单元被破坏，在两个存算闪存单元之间设置虚设闪存单元。
[0004]但现有方案的虚设闪存单元的沟道较容易受到工艺偏差影响，使得虚设闪存单元漏电较大，对编程中的存算闪存单元的电压产生干扰，从而对存算闪存单元的编程能力或编程效率产生影响。

技术实现思路

[0005]本专利技术提供了一种闪存阵列及闪存芯片，以解决虚设闪存单元对存算闪存单元的编程能力或编程效率产生影响的问题。
[0006]根据本专利技术的一方面，提供了一种闪存阵列，其特征在于，包括阵列排布的多个闪存模块；所述闪存模块包括一个存算单元和至少一个虚设单元；
[0007]所述存算单元与所述虚设单元相间排布；
[0008]所述虚设单元包括第一衬底、位于所述第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于所述第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，所述第一控制栅极与所述第一浮置栅极位于所述第一选择栅极的第一侧；所述第一漏极区域在所述第一衬底的正投影位于所述第一选择栅极在所述第一衬底的正投影的第二侧；
[0009]所述虚设单元还包括第一硅化物结构，所述第一硅化物结构位于所述第一漏极区域远离所述第一衬底的表面，且所述第一硅化物结构与所述第一衬底不连接。
[0010]可选地，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；
[0011]所述第一漏极区域与所述第二漏极区域的尺寸相同。
[0012]可选地，所述闪存阵列还包括多条源极线；
[0013]所述源极线与所述存算单元的源极一一对应连接；其中，在对目标存算单元进行编程时，目标源极线相邻的源极线用于向其对应的存算单元写入保护电压；其中，所述目标源极线为所述目标存算单元对应的源极线。
[0014]可选地，所述第一漏极区域为浅槽。
[0015]可选地，所述第一选择栅极在所述第一衬底的正投影包括：与所述第一沟道区域在所述第一衬底的正投影交叠的第一部分、及外露于所述第一沟道区域的第二部分；
[0016]所述第一部分的长度大于第一预设长度；其中，所述预设长度为所述第一选择栅极的宽度的二分之一；所述第一部分的长度与所述第一选择栅极的宽度为第一方向的尺寸，所述第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；
[0017]所述第二部分的宽度大于工艺偏差值。
[0018]可选地，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；
[0019]所述虚设单元还包括第一间隔体，所述第一间隔体位于所述第一选择栅极的第二侧；
[0020]所述第一漏极区域在第一方向的长度大于第二预设长度，且所述第二漏极区域与所述第一漏极区域在第一方向的长度差大于第三预设长度；其中，第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；所述第二预设长度为所述第一间隔体在所述第一方向的长度与工艺偏差值之和，所述第三预设长度为光刻间距的二分之一。
[0021]可选地，在一个所述闪存模块中，所述虚设单元的第一选择栅极与所述存算单元的第二选择栅极为一体式选择栅极；
[0022]相邻两个所述闪存模块之间的选择栅极不连接。
[0023]可选地，所述虚设单元还包括第一擦除栅极；
[0024]所述第一擦除栅极位于所述第一源极区域上，所述第一擦除栅极位于所述第一控制栅极远离所述第一选择栅极的一侧；
[0025]所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极、第二浮置栅极和第二擦除栅极；其中，所述第二控制栅极与所述第二浮置栅极在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；所述第二擦除栅极位于所述第二控制栅极远离所述第二选择栅极的一侧，所述第二擦除栅极位于所述第二源极区域上。
[0026]可选地，在一个所述闪存模块中，所述第一擦除栅极与所述第二擦除栅极为一体式擦除栅极；
[0027]相邻两个所述闪存模块之间的擦除栅极不连接。
[0028]根据本专利技术的另一方面，提供了一种闪存芯片，该闪存芯片包括本专利技术任意实施方案所述的闪存阵列。
[0029]本专利技术实施例的技术方案，通过设置虚设单元的第一硅化物结构与第一衬底不连接，即保证虚设单元的第一沟道区域与第一衬底不会连接，使得电子不会从第一衬底通过第一硅化物结构泄漏至第一源极区域，从而避免虚设单元的第一源极区域到第一衬底的泄
漏较多，进而较大程度的减小虚设单元的漏电，从而避免虚设单元对正在编程的存算单元产生干扰，提高对存算单元的编程效率和准确性。本专利技术实施例的技术方案，解决了虚设单元对存算单元的编程能力或编程效率产生影响的问题，达到了提高对存算单元的编程效率和准确性的效果。
[0030]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0031]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是现有技术中的一种虚设闪存单元的剖视图；
[0033]图2是本专利技术实施例提供的一种闪存阵列的俯视平面图；
[0034]图3是图2沿A1
‑
A2方向的剖视图；
[0035]图4是图2沿B1
‑
B2方向的剖视图；
[0036]图5是本专利技术实施例提供的又一种闪存阵列的俯视平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存阵列，其特征在于，包括阵列排布的多个闪存模块；所述闪存模块包括一个存算单元和至少一个虚设单元；所述存算单元与所述虚设单元相间排布；所述虚设单元包括第一衬底、位于所述第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于所述第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，所述第一控制栅极与所述第一浮置栅极位于所述第一选择栅极的第一侧；所述第一漏极区域在所述第一衬底的正投影位于所述第一选择栅极在所述第一衬底的正投影的第二侧；所述虚设单元还包括第一硅化物结构，所述第一硅化物结构位于所述第一漏极区域远离所述第一衬底的表面，且所述第一硅化物结构与所述第一衬底不连接。2.根据权利要求1所述的闪存阵列，其特征在于，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；所述第一漏极区域与所述第二漏极区域的尺寸相同。3.根据权利要求2所述的闪存阵列，其特征在于，还包括多条源极线；所述源极线与所述存算单元的源极一一对应连接；其中，在对目标存算单元进行编程时，目标源极线相邻的源极线用于向其对应的存算单元写入保护电压；其中，所述目标源极线为所述目标存算单元对应的源极线。4.根据权利要求1所述的闪存阵列，其特征在于，所述第一漏极区域为浅槽。5.根据权利要求4所述的闪存阵列，其特征在于，所述第一选择栅极在所述第一衬底的正投影包括：与所述第一沟道区域在所述第一衬底的正投影交叠的第一部分、及外露于所述第一沟道区域的第二部分；所述第一部分的长度大于第一预设长度；其中，所述预设长度为所述第一选择栅极的宽度的二分之一；所述第一部分的长度与所述第一选择栅极的宽度为第一方向的尺寸，所述第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；所述第二部分的宽度大于工艺偏差值。6.根据权利要求1所述的闪存阵列，其特征在于，所述存算单元包括第二衬底、位于所述第二衬底内的...

【专利技术属性】
技术研发人员：王春明，
申请(专利权)人：北京知存科技有限公司，
类型：发明
国别省市：