一种基于磁斯格明子的半加器、全加器和多位并行全加器制造技术

本发明专利技术公开了一种基于磁斯格明子的半加器、全加器和多位并行全加器，半加器包括重金属层和铁磁材料层，铁磁材料层设有第一缺口、第二缺口、第三缺口、第四缺口、第一注入端、第二注入端、第一检测端和第二检测端，第一注入端和第二注入端分别用于向铁磁材料层垂直注入自旋极化电流产生斯格明子，第一检测端和第二检测端分别用于检测铁磁材料层中的磁斯格明子。本发明专利技术中的半加器能够实现半加器的功能，与基于CMOS器件实现的半加器相比，具有能耗更低、运算速度更快等优点；本发明专利技术中的全加器可以通过半加器级联得到，多位并行全加器可以通过半加器和多个全加器级联得到，具有能耗更低、运算速度更快等优点。本发明专利技术广泛应用于电子电路技术领域。电子电路技术领域。电子电路技术领域。

【技术实现步骤摘要】
一种基于磁斯格明子的半加器、全加器和多位并行全加器


[0001]本专利技术涉及电子电路
，尤其是一种基于磁斯格明子的半加器、全加器和多位并行全加器。

技术介绍

[0002]传统的算术装置通常采用单比特全加器，通过对一位全加器和逻辑门的适当匹配，可以在电子电路中实现基本的算术运算，如加法、减法和乘法。因此，算术器件的速度和能耗在很大程度上取决于单比特全加器的效率。而全加器则可以通过两个半加器组合而成。在CMOS电路中，一位加法器通常由多个逻辑门组合构成。传统的CMOS器件制备全加器，至少需要28个场效应晶体管，并且由此得到的全加器整体面积较大；另外，CMOS加法器的运算速度较慢、能耗较高。
[0003]术语解释：
[0004]FM(ferromagnet)：铁磁材料
[0005]HM(heavy metal)：重金属
[0006]MTJ(Magnetic Tunnel Junction)：磁隧道结
[0007]Thiele方程：蒂勒方程
[0008]CMOS：互补金属氧化物半导体
[0009]MuMax3：一种微磁模拟软件

技术实现思路

[0010]针对目前的半导体加法器存在的运算速度较慢、能耗较高等技术问题，本专利技术的目的在于提供一种基于磁斯格明子的半加器、全加器和多位并行全加器。
[0011]一方面，本专利技术的实施例中包括一种基于磁斯格明子的半加器，所述半加器包括重金属层和铁磁材料层；
[0012]所述铁磁材料层设有第一缺口、第二缺口、第三缺口和第四缺口；
[0013]所述铁磁材料层位于所述第一缺口和所述第二缺口之间的部分作为第一注入端，位于所述第二缺口和所述第三缺口之间的部分作为第二注入端，位于所述第三缺口和所述第四缺口之间的部分作为第一检测端，位于所述第四缺口和所述第一缺口之间的部分作为第二检测端；
[0014]所述第一注入端和所述第二注入端分别用于向所述铁磁材料层垂直注入自旋极化电流产生斯格明子，所述第一检测端和所述第二检测端分别用于检测所述铁磁材料层中的磁斯格明子。
[0015]进一步地，所述第一缺口和所述第三缺口的形状均为三角形。
[0016]进一步地，所述第二缺口和所述第四缺口的形状，均为由两个顶边共线的直角梯形组成的形状。
[0017]进一步地，所述铁磁材料层/重金属层为Co/Pt材料。
[0018]进一步地，所述铁磁材料层具有以下参数：
[0019]交换劲度系数A＝15pJ/m，手性相互作用常数D＝3.5mJ/m2，磁晶各向异性常数Ku＝0.8MJ/m3，饱和磁化强度Ms＝580kA/m，阻尼系数α＝0.3，自旋霍尔角ΦH＝0.2。
[0020]进一步地，所述铁磁材料层具有以下参数：
[0021]长度180nm，宽度120nm，厚度0.4nm。
[0022]另一方面，本专利技术的实施例中还包括一种基于磁斯格明子的全加器，所述全加器包括第一半加器和第二半加器，所述第一半加器和所述第二半加器均为实施例中的基于磁斯格明子的半加器；
[0023]所述第一半加器的第一注入端作为所述全加器的第一注入端；
[0024]所述第一半加器的第一检测端作为所述全加器的第一检测端；
[0025]所述第一半加器的第二检测端作为所述全加器的第二检测端；
[0026]所述第二半加器的第一注入端作为所述全加器的第二注入端；
[0027]所述第二半加器的第二注入端作为所述全加器的第三注入端；
[0028]所述第二半加器的第一检测端与所述第一半加器的第二注入端连接；
[0029]所述第二半加器的第二检测端与所述第一半加器的第二检测端连接。
[0030]进一步地，所述第一半加器中的第二缺口与所述第二半加器中的第一缺口连通。
[0031]进一步地，所述第一半加器中的第三缺口与所述第二半加器中的第四缺口连通。
[0032]另一方面，本专利技术的实施例中还包括一种基于磁斯格明子的多位并行全加器，所述多位并行全加器包括第三半加器和若干个全加器，所述第三半加器为实施例中的基于磁斯格明子的半加器；各所述全加器均为实施例中的基于磁斯格明子的全加器；
[0033]第一个所述全加器的第一注入端与所述第三半加器的第二检测端连接；
[0034]对于第一个所述全加器以外的其他任一个所述全加器，其中的第一注入端与上一个所述全加器中的第二检测端连接。
[0035]本专利技术的有益效果是：实施例中的基于磁斯格明子的半加器能够实现半加器的二进制运算，具有半加器的功能，与基于CMOS器件实现的半加器相比，实施例中的半加器基于磁斯格明子实现，具有能耗更低、运算速度更快等优点；实施例中的基于磁斯格明子的全加器可以通过半加器级联得到，多位并行全加器可以通过半加器和多个全加器级联得到，也具有能耗更低、运算速度更快等优点。
附图说明
[0036]图1为实施例中基于磁斯格明子的半加器的结构图；
[0037]图2为实施例中第二缺口和第四缺口的形状示意图；
[0038]图3为实施例中对半加器的微磁模拟结果示意图；
[0039]图4为实施例中基于磁斯格明子的全加器的结构图；
[0040]图5为实施例中基于磁斯格明子的全加器的平面结构图；
[0041]图6为实施例中对全加器的微磁模拟结果示意图；
[0042]图7为实施例中基于磁斯格明子的多位并行全加器的结构图。
具体实施方式
[0043]磁斯格明子是在铁磁层中产生的一种具有拓扑保护特性的纳米级自旋织构，因其小尺寸(直径可低至几纳米)、高稳定性、易调控、低阈值驱动电流等诸多优点，有望成为高密度、低耗能、非易失性信息存储及逻辑运算的新兴信息载体。除在拓扑物理研究中的重要意义外，磁斯格明子在未来的信息技术中具有广泛的应用前景。
[0044]基于磁斯格明子的磁性存储器和逻辑器件具有巨大的应用潜力，其中磁斯格明子作为数据单元(bit)，二进制数据由铁磁纳米赛道结构中的斯格明子的存在情况进行编码(比如：斯格明子存在编码“1”，斯格明子不存在编码“0”)。综上所述，磁斯格明子是继电荷、光子等信息载体之后的新型信息载体，有望在将来的存储和逻辑器件中发挥举足轻重的作用。
[0045]由于斯格明子霍尔角对所加的电流密度和温度的波动很敏感，将导致斯格明子轨迹的变化甚至斯格明子的随机湮灭，这很可能带来信息位的丢失。因此，如何避免斯格明子的随机湮灭并进一步降低器件能耗成为必须解决的问题。
[0046]基于上述原理，本实施例中，提供一种基于磁斯格明子的半加器。半加器的结构如图1所示。
[0047]参照图1，半加器的基本结构是由重金属层HM和铁磁材料层FM组成的双层结构。可以先制作一层重金属层HM，再在重金属层HM上制作一层铁磁材料层FM。其中，重金属层HM位于底部，铁磁材料层FM位于顶部。本实施例中，可以通过刻蚀等方式，消去一部分铁磁本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于磁斯格明子的半加器，其特征在于，所述半加器包括重金属层和铁磁材料层；所述铁磁材料层设有第一缺口、第二缺口、第三缺口和第四缺口；所述铁磁材料层位于所述第一缺口和所述第二缺口之间的部分作为第一注入端，位于所述第二缺口和所述第三缺口之间的部分作为第二注入端，位于所述第三缺口和所述第四缺口之间的部分作为第一检测端，位于所述第四缺口和所述第一缺口之间的部分作为第二检测端；所述第一注入端和所述第二注入端分别用于向所述铁磁材料层垂直注入自旋极化电流产生斯格明子，所述第一检测端和所述第二检测端分别用于检测所述铁磁材料层中的磁斯格明子。2.根据权利要求1所述的基于磁斯格明子的半加器，其特征在于，所述第一缺口和所述第三缺口的形状均为三角形。3.根据权利要求1或2所述的基于磁斯格明子的半加器，其特征在于，所述第二缺口和所述第四缺口的形状，均为由两个顶边共线的直角梯形组成的形状。4.根据权利要求1所述的基于磁斯格明子的半加器，其特征在于，所述铁磁材料层为Co/Pt材料。5.根据权利要求1所述的基于磁斯格明子的半加器，其特征在于，所述铁磁材料层具有以下参数：交换劲度系数A＝15pJ/m，手性相互作用常数D＝3.5mJ/m2，磁晶各向异性常数Ku＝0.8MJ/m3，饱和磁化强度Ms＝580kA/m，阻尼系数α＝0.3，自旋霍尔角ΦH＝0.2。6.根据权利要求1所述的基于磁斯格明子的半加器，其特征在于，所述铁磁材料层具有以下参数：长度180nm，宽度120nm，厚度0.4nm。7.一种基于磁...

【专利技术属性】
技术研发人员：邢祥军，陈泳桦，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：