一种不同电压应用的LDMOS直流建模方法技术

本发明专利技术公开了一种不同电压应用的LDMOS直流建模方法，包括如下步骤：步骤S1，根据现有不同应用电压LDMOS的SPICE模型提取器件DC性能的相关模型参数；步骤S2，利用步骤S1提取得到的相关模型参数，对其中影响漂移区等效电阻的参数进行拟合以形成相应参数的数学拟合趋势线；步骤S3，由所述数学拟合趋势线获得不同应用电压器件的所述影响漂移区等效电阻的参数与PA、PF之间的数学关系式；步骤S4，将得到的所述数学关系式添加至SPICE模型子电路中，得到新的可应用不同电压的LDMOS的DC模型文件。新的可应用不同电压的LDMOS的DC模型文件。新的可应用不同电压的LDMOS的DC模型文件。

【技术实现步骤摘要】
一种不同电压应用的LDMOS直流建模方法


[0001]本专利技术涉及一种LDMOS直流建模方法，特别是涉及一种不同电压应用的LDMOS直流建模方法。

技术介绍

[0002]图1a为现有技术中的一种LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体，主要用于射频功率放大领域)结构。其中，1为场氧区或浅沟道隔离区(STI，Shallow Trench Isolation)，2为N型漂移区(Ndrift)，漂移区(Ndrift)用单独掩膜(mask)定义，3为P阱(Pwell)，4为栅氧化层(GateOxide)，5为栅极多晶硅(Poly)，多晶硅(Poly)场极板跨在浅沟道隔离区(STI)上，多晶硅(Poly)引出电极构成LDMOS的栅极，6为漏端N型重掺杂区N+，其引出电极构成LDMOS的漏极D，7为源端N型重掺杂区N+，其引出电极构成LDMOS的源极S，8为P型重掺杂区P+，其引出电极构成LDMOS的体端B，9为P型衬底(Psub)，10为N+型埋层(NBL)，11为P型外延层(Pepi)，一般指由N型隔离环包围起来的P型区域，一般接局部最低电位。
[0003]如图1b所示，D、G、S、B为LDMOS的漏极、栅极、源极、体端，为了描述漂移区对于器件性能的影响，业界通常会在LDMOS的模型的drain端加入电阻用来模拟，如图1b所示，R1为漂移区等效电阻，R2为源极等效电阻。现有LDMOS的直流模型文件如下代码所示：
[0004][0005][0006]以上为现有LDMOS直流模型文件Spice子电路描述语句示例，其中，W为器件宽度，L为器件长度，lc为器件有效长度，1_ndrift为N型漂移区Ndrift长度，l_pepi为P型外延层Pepi长度，l_nbl为N+型埋层NBL长度，w0为宽度参数，单位均为m；rds为沟道直流等效电阻，vv1为第一电压参数，vv2为第二电压参数，v(d，s)为漏源电压，v(s1，s)为源极等效电阻压降；count为重复度，nf为叉指数，m为复用总数；dtemp为器件温度，tc1x为一阶温度修正系
数，tc2x为二阶温度修正系数，tfac为温度修正系数，tfacv1为一阶温度指数修正系数，tfacv2为二阶温度指数修正系数，tfacw为宽度相关温度修正系数，pd为漏极扩散区周长(perimeter of drain diffusion，not including edge under gate)，ad为漏极面积(drain area)，nrd为漏极扩散区方块数，nrs为源极扩散区方块数，snld80core显示该模型文件适用于电压80V的LDMOS器件。
[0007]目前，超级集成硅栅极工艺BCD(Bipolar
‑
CMOS
‑
DMOS)平台通常会开发应用在16V、20V、30V、40V、50V、60V、80V、100V、120V等不同电压的LDMOS满足客户多电压的使用需求。面对多个电压的使用，建模时(Modeling)需要增加相应的测试单元电路(testkey)，根据不同电压的器件测试，并建立多个的模型，一个电压单独建立一个模型的工作方式费时费力。
[0008]尽管提供如此多的可应用在不同电压的LDMOS，但面对客户多样化的需求，很难提供全电压段的LDMOS模型，如客户需要70V电压的LDMOS，没有对应测试单元电路(testkey)便无法提供模型。

技术实现思路

[0009]为克服上述现有技术存在的不足，本专利技术之目的在于提供一种不同电压应用的LDMOS直流建模方法，以实现可应用在不同电压的LDMOS模型。
[0010]为达上述及其它目的，本专利技术提出一种不同电压应用的LDMOS直流建模方法，包括如下步骤：
[0011]步骤S1，根据现有不同应用电压LDMOS的SPICE模型提取器件DC性能的相关模型参数；
[0012]步骤S2，利用步骤S1提取得到的相关模型参数，对其中影响漂移区等效电阻的参数进行拟合以形成相应参数的数学拟合趋势线；
[0013]步骤S3，由所述数学拟合趋势线获得不同应用电压器件的所述影响漂移区等效电阻的参数与PA、PF之间的数学关系式，其中，PF为所述LDMOS的栅极多晶硅与浅沟道隔离区以及N型漂移区的重叠区域，PA为所述LDMOS的浅沟道隔离区与N型漂移区的重叠区域；
[0014]步骤S4，将得到的所述数学关系式添加至SPICE模型子电路中，得到新的可应用不同电压的LDMOS的DC模型文件。
[0015]可选地，所述模型参数包括阈值电压(vth0)、电子迁移率(u0/ua/ub)、沟道直流等效电阻(rds)以及第一电压参数(vv1)。
[0016]可选地，所述影响漂移区等效电阻的参数包括沟道直流等效电阻rds和第一电压参数vv1。
[0017]可选地，在步骤S3中，通过数学拟合趋势线得到如下不同应用电压器件的直流等效电阻rds与PA、PF之间的数学关系：
[0018]rds＝2.5E
‑
3*(pa+pf)+r0
[0019]其中，r0＝3E
‑
3，pa为PA的长度，pf为PF的长度，单位um。
[0020]可选地，在步骤S3中，通过数学拟合趋势线得到如下不同应用电压器件的第一电压参数vv1与PA、PF之间的数学关系
[0021]vv1＝
‑
3.0E
‑
2*(pa+pf)+v0
[0022]其中，v0＝3E
‑
1。
[0023]可选地，在所述数学关系式中，不同的pa+pf对应不同的电压。
[0024]与现有技术相比，本专利技术一种不同电压应用的LDMOS直流建模方法，通过对影响漂移区等效电阻的参数进行拟合以形成相应参数的数学拟合趋势线；由所述数学拟合趋势线获得不同应用电压器件的所述影响漂移区等效电阻的参数与PA、PF之间的数学关系式；最后将得到的所述数学关系式添加至SPICE模型子电路中，得到新的可应用不同电压的LDMOS的DC模型文件，从而实现可应用在不同电压的LDMOS模型。
附图说明
[0025]图1a为现有技术LDMOS的结构示意图；
[0026]图1b为图1a的LDMOS等效电路结构图；
[0027]图2所示为LDMOS器件的结构分析示意图；
[0028]图3为本专利技术一种不同电压应用的LDMOS直流建模方法的流程图；
[0029]图4a为本专利技术之rds与PF/PA长度的拟合趋势线图；
[0030]图4b为本专利技术之vv1与PF/PA长度的拟合趋势线图；
[0031]图5a、图6a、图7a分别为本专利技术与现有技术的60V、80V、100VLDMOS器件的Ids
‑
Vgs曲线对比图；
[0032]图5b、图6b、图7b分别为本专利技术与现有技术的6本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种不同电压应用的LDMOS直流建模方法，包括如下步骤：步骤S1，根据现有不同应用电压LDMOS的SPICE模型提取器件DC性能的相关模型参数；步骤S2，利用步骤S1提取得到的相关模型参数，对其中影响漂移区等效电阻的参数进行拟合以形成相应参数的数学拟合趋势线；步骤S3，由所述数学拟合趋势线获得不同应用电压器件的所述影响漂移区等效电阻的参数与PA、PF之间的数学关系式，其中，PF为所述LDMOS的栅极多晶硅与浅沟道隔离区以及N型漂移区的重叠区域，PA为所述LDMOS的浅沟道隔离区与N型漂移区的重叠区域；步骤S4，将得到的所述数学关系式添加至SPICE模型子电路中，得到新的可应用不同电压的LDMOS的DC模型文件。2.如权利要求1所述的不同电压应用的LDMOS直流建模方法，其特征在于，所述模型参数包括阈值电压(vth0)、电子迁移率(u0/ua/ub)、沟道直流等效电阻(rds)以及第一电压参数(vv1)。3.如权利要求2所述的不同电压应用的LDMOS直流建模方法，其特征...

【专利技术属性】
技术研发人员：王亚杰，王正楠，张昊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：