一种半导体装置，其特征在于，包括： 封装；以及 多个互连，在栅格状的引出线中附着到所述半导体装置的封装的第一面，其中栅格状引出线具有无互连的空缺中心，其中所述多个互连的第一子集可连接到第一电源电压，其中所述多个互连的第二子集可连接到第二电源电压，其中第一和第二子集的互连排列成与互连的并行条纹相邻地交替，且其中每一个交替的并行条纹在空缺中心的一边缘处一端终止。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
揭示了一种用于改善半导体装置电源的传递和滤波的方法和装置。
技术介绍
随着半导体装置特别是处理器的复杂性和性能继续提升，它们也继续要求更高的功率量。事实上，供电给这种半导体装置所需的电流量常贡献许多针脚、球、垫或其它类型的互连(虽然通常实践中将术语“针脚”用作对术语“互连”的工程缩写而不管该互连是否真的是针脚)，以确保足够的电流容量和合适的电压。图1描述了半导体器件的现有技术的引出线100。特别是，图1描述了加州Sunnyvale的Advanced Micro Devices所使用的针脚，其用于一系列处理器。如图所示，在整个引出线100上散布Vss互连150和Vcc互连160。图2说明了用于另一种半导体器件的现有技术的引出线200。特别是，图2示出了加州Sarta Clara的Intel Corporation所使用的引出线，其用于不同的一系列处理器。与引出线100的情况有些相似，在整个引出线200上散布Vss互连250和Vcc互连260。如图1和2中可看到的，大部分可用互连都已专用于供电。但是，整个引出线100和200上Vss和Vcc互连的散布不允许使用较大的不间断轨迹在印刷电路板(PCB)上传送功率从电源到引出线100或200的Vss或Vcc互连。此外，Vss和Vcc互连的这种相同散布还导致用于提供Vss和/或Vcc的任何接地或电源面混乱，其中孔变得不连续以致不能仅以较低的电阻传送较大的电流。如PCB设计领域内的熟练技术人员可以理解的，诸如引出线100和200的半导体装置引出线中互连的纯粹数量需要互连接近地隔开，这就需要用于与这些互连传送功率和/或信号的多层PCB轨迹。这是不管半导体装置是否使用当前的表面安装或以前的通孔方法附着于PCB上的情况，因为尽管表面安装方法中的互连本身不穿透PCB层，但它们需要经由过孔进行连接。利用孔混乱的更小轨迹或平面将电源提供给半导体装置会相应地增加电阻，这降低了置于引出线100或200附近或中间的滤波电容器的效率。会使半导体装置引起的和由一个或多个Vss和/或Vcc互连传送到PCB的瞬变持续更长，具有更大的幅度，并不能很快地由滤波电容器抵消，因为当通过这么高电阻的轨迹和/或平面传播时这些瞬变比通常期望达到滤波电容器的瞬变持续更久。此外，在电压调节器用于供电给半导体装置的情况中，这些高电阻的相同轨迹和/或平面需要花费更长的时间在半导体装置附近的电压调节器输出处反映出电流需求变化，因为高电阻不允许Vss和/或Vcc互连处所形成的电压变化快速传播向电压调节器的输出以使电压调节器能适当地升压或降低其输出。最后，高电阻导致用于半导体装置的更多功率作为轨迹和/或平面的散热而损耗。 附图说明通过以下详细描述，将使这里所要求的本专利技术的目的、特点和优点为本领域熟练技术人员显而易见，其中图1显示了现有技术的引出线。图2示出了另一种现有技术的引出线。图3示出了引出线的一个实施例。图4示出了引出线的另一个实施例。图5示出了引出线的又一个实施例。图6示出了引出线的再一个实施例。图7a和7b示出了使用通孔技术的半导体装置的引出线和PCB轨迹的一个实施例。图8a和8b示出了使用表面安装技术的半导体装置的引出线和PCB轨迹的一个实施例。图9示出了引出线的另一个实施例。图10a-10d示出了使用通孔技术的半导体装置的引出线和PCB轨迹的一个实施例。图11a-11d示出了使用表面安装技术的半导体装置的引出线和PCB轨迹的一个实施例。具体实施例方式虽然阐述了许多细节用于说明并提供了以下描述的完整理解，但本领域的熟练技术人员显见的是，实施以下所要求的本专利技术的实施例时不一定需要这些具体细节。揭示了用于改善从电源到半导体装置的功率导电的方法和装置。特别是，揭示了互连(针脚、球、垫或其它互连)的设计，其中用于传送功率的互连按条纹配置安排，其缩短了电源和半导体装置间所需的导电路径并减少了导电路径的电阻。虽然揭示内容大部分集中在具有其中针脚被安排成主要格子状阵列的封装的半导体器件上，但本领域的熟练技术人员可以理解，以下所要求的本专利技术可应用于使用各种封装配置的各种电子装置中。此外，虽然术语“引出线”用于表示半导体装置封装的互连的物理设计，但这在承认工业上该术语的共同使用的情况下进行，且这不表示限制这里教导应用于具有其上实际针脚是特殊类型互连的封装的半导体装置。图3示出了半导体装置的引出线的实施例。引出线300的互连按二维格子图案安排，具有四个侧边，包括侧边301和302，以及空缺的中心305。沿着侧边301和302，Vss互连350和Vcc互连360排列于邻接的互连条纹，诸如Vss条纹351和Vcc条纹361，其大多按交替并行线排列。引出线300还可具有侧边303和304内信号互连之中分散的更多Vss互连350。但是，在侧边303和304内的信号互连中使用差分信号和/或其它因素可允许侧边303和/或304内Vss互连350的数量与图3所示的相比大量减少，或许完全消除。诸如Vss条纹351和Vcc条纹361的Vss和Vcc(350和360)互连的条纹允许轨迹和/或平面提供更大的通路，以便利用引出线300将电流从电源传送到半导体器件。在一个实施例中，如图所示，Vss和Vcc互连350和360形成的条纹被定向成有利于使得Vss和Vcc的源沿侧边301和302设置，诸如在位置310处。在可选实施例中，沿着侧边301和302的Vss和Vcc互连(350和360)所形成的条纹可按其它方向定向，或许适应将Vss和Vcc的源仅置于侧边301和302所形成的中心处，或者仅沿侧边301或302之一。图4描述了具有半导体器件的引出线的另一个实施例。如图3的引出线300中，引出线400的互连按二维格子图案排列，具有四个侧边，包括侧边401和402，以及空缺的中心405。沿着侧边401和402，Vss互连450和Vcc互连460排列于互连的邻接条纹中，诸如Vss条纹451和Vcc条纹461，其大多按交替并行线排列。引出线400还可将更多的Vss互连450分散于侧边403和404内的信号互连中。如同图3的引出线300的情况，引出线400的Vss互连450和Vcc互连460的条纹，诸如Vss条纹451和Vcc条纹461，使得轨迹和/或平面能提供更大的通路，以便将更多电流从电源传送到半导体器件。但是，与引出线300的Vss互连350和Vcc互连360的条纹不同，引出线400的Vss互连450和Vcc互连460的多数条纹由互连的双行或列构成。这些互连的双倍宽度条纹允许甚至更大的轨迹用于传送电流。此外，这些双倍宽度条纹提供了机会，以使平面可由更少的用于Vss和/或Vcc的过孔穿透，或者使这些过孔按减少对平面传送更多电流的能力的影响的方式排列。虽然图3描述了由互连的单列和/或行构成的条纹，且图4描述了双倍宽度条纹，但本领域的熟练技术人员可以理解，这里的教导也可用于更宽的条纹(例如，三倍宽度条纹等)。在某些实施例中，条纹宽度的选择可基于具有按条纹排列的Vss互连和/或Vcc互连的半导体器件的电路和/或管芯的设计方面，或者用于这种半导体器件的封装的设计方面。或者，在其它实施例中，条纹宽度的选择可基于诸如所使用的特殊类型的互连如何感应和/或本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：E·欧斯波恩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。