在球栅阵列（ＢＧＡ）多层印刷接线板连接盘模式中的过孔行之间提供增大的间隔，其中模式中的连接盘通过连接器连接到过孔，通过旋转、延伸和／或截短选择的连续的连接器以及旋转行或列或选择的连续的行或列中连接器各自对应的过孔，以在ＢＧＡ连接盘模式中的过孔行或列之间获得增大的间隔。在选择的过孔栅格列或行之间提供增大的间隔，这样过孔的一些栅格间距等于标准ＢＧＡ的栅格间距并且至少一些是较大的栅格间距。
【技术实现步骤摘要】
本专利技术涉及电路板布图设计，具体地涉及在球栅阵列(BGA)的阵列内的布线信号走线，例如，用于高密度逃逸(high density escape)、匹配延迟、或差分信号的需要。
技术介绍
1mm间距的正交BGA通常代表复杂度极高的电子设计的重负荷机器。当这些设计要求边缘耦合的差分信号从或者通过这些1mm间距的BGA的引脚区域来布线时，空间约束和制造限制促使产生非常复杂的印刷电路板(PCB)。当以超过0.100″的厚度耦合(正成为惯例)时，重复制造可靠产品的能力急剧降低。在工业领域，关于所述状况的难题是公知的。问题是使用标准电路板制造技术，提供两行或更多通过以标准BGA栅格间距(1mm)间隔的两行穿透孔式(穿透板式)过孔(via)的走线的布线方式，以获得低成本/低风险的解决方案。现有技术中，在BGA栅格内提供更高密度的布线方法如下1.美国专利申请(公开号US2003/0183419)“Ball Assignment for BallGrid Array package”公开了相邻电源(或地线)接触焊点行之间的共享过孔，因此允许从栅格省略掉正常使用的过孔，这为通过栅格的布线路径留出了额外的空间。该技术的限制在于其只能应用于电源和地线接触点，其限制了产生的额外布线空间的位置和大小。另一个限制是减少了到地线/电源的独立路径的数量，因此影响电气性能。2.另外一种在排列的穿透式过孔的行之间增加布线路径的空间以适应BGA封装器件的技术是最小化过孔尺寸。该方法包括减小过孔和过孔焊盘的直径为相邻过孔之间的走线提供更多的空间。然而，这种改变增加了过孔的纵横比(纵横比AR＝板厚度/过孔直径)和“逃脱”的可能性(其中过孔没有按计划完全容纳在它的俘获焊盘内)。这些影响都会降低PCB的可制造性和过孔的可靠性。(由此得到的过孔显示过孔在组装期间更易由于高温膨胀而因焊料回流(solder reflow)失效，并且由于热循环在该区域失效。)3.使用复合电路板和盲过孔(blind vias)技术可以用于在BGA栅格区域中增加布线密度，但这些是期望避免的代价高的方法。
技术实现思路
本专利技术没有按照正常排列于栅格内、与BGA接触焊盘的过孔间隔相同的规则的穿透式过孔间隔。相应地，本专利技术提供以选择栅格的列或行之间的可变间隔来排列穿透式过孔的栅格。平均起来，栅格间距等于BGA的栅格间距，但单独的列或行的间距可大于或小于该平均值。这些区域的位置依赖于对于通过栅格的走线进行布线的应用的特定需要。本专利技术包括对过孔的相邻栅格列或行及其连接器(connector link)(有时称作“狗骨头”)从其标准的规则间隔进行各种转换动作，以在列和行之间获得所需要的额外的走线布线区域。过孔连接器转换受到通常的PCB间隔需求的限制。通过累积的连续的过孔转换，在可用走线空间中获得的增量相对变大。本专利技术的目的是在BGA电路板中提供增加用于布置两条或更多的走线的可用走线空间的低成本、低风险的方法。本专利技术的另外的目的是提供用于BGA的PCB，所述BGA具有通过以标准BGA间距间隔的两行穿透式过孔布置两条或更多走线的空间，以致至少一行或一列过孔是非标准间距(off-pitch)。本专利技术的特征是用于在球栅阵列(BGA)多层印刷接线板接线板连接盘模式中的过孔行或列之间提供增大间隔的方法，其中在所述模式中的连接盘通过连接器(link connector)连接到所述过孔，该方法包括旋转、延伸和/或截短选择的连续的连接器并且旋转行或列或选择的连续的行或列中连接器各自对应的过孔，以在所述BGA连接盘模式中，在过孔的行或列之间获得增大的间隔。本专利技术的特征还在于，在互为相反的方向上旋转、延伸和/或截短连接器的至少两个连续的行或列及其相应的过孔。并且，进行旋转和分隔以在相邻的过孔行或列之间获得更宽的电路走线布线通道。根据本专利技术，将布线通道的不可使用的部分转移到指定的通道，以使所述部分的累加和变为可用的额外的布线通道。另外，根据本专利技术，可布线性的优化并不局限于最小化层数来逃逸还包括考虑选择的电、热和其它参数。本专利技术的特征还在于改进了过孔和连接器模式的BGA基底以及根据上述方法的BGA基底和印刷接线板。本专利技术的特征还在于计算机辅助设计(CAD)程序，用于在布图设计期间自动应用上面定义的方法，以优化最后得到的可布线性。此外，本专利技术提供增加通过两行或更多行的穿透式过孔走线的布线方法，所述过孔由连接器连接到连接盘的互相垂直导向(orthogonallyoriented)的行，所述行以标准球栅阵列(BGA)多层印刷接线板栅格间距分隔开，所述方法包括在选择的过孔栅格列或行之间提供增大的间隔，以使得所述过孔的一些栅格间距等于标准BGA的间距，并且至少一些是较大的栅格间距并且其中通过至少两个积累的连续过孔和连接器转换获得所述较大的栅格间距以使得可用的层间走线空间相对变大。附图说明考虑下面的详细说明和附图，本专利技术的上述和其它的目的、优点和特征会变得更明显，其中图1-3是本专利技术的三种间距变化(1.4、1.6和2.0)的示图。改变所述示图以显示当BGA焊球附着(attach)间距保持不变时(垂直的黑线)，在该图的中心部分中的通过过孔柱(barrel)定义的布线通道宽度要更宽。(使用旋转、平移、延伸或截短的不同组合的其它变化也是可能的。)图4显示将图1-3中所示的方法中的一个应用于BGA引脚区域的最终结果，由此，变动的过孔行现在可容纳两行而不损害PCB的可制造性。图5说明了在许多传输对(transmission pairs)必须从指定封装逃逸的情况下的应用，所述指定封装由特定的IC电气要求规定。图6显示了本专利技术应用于BGA以简单增加其可布线性。图7显示使用本专利技术以容纳从两个不连接的IC经BGA引脚区域的传输对通过，以及图8显示了芯片A和B通过一个或更多的传输对连接，所述传输对必须从芯片C的下面通过而实际上不与芯片3连接。具体实施例方式本专利技术提出在多层电路板上增加通过过孔栅格布线的走线密度的问题，其中过孔的排列要适应球栅阵列(BGA)封装器件的互连需要。特别地，当两个或更多的走线必须在栅格中的相邻过孔行(或列)之间布线时，就会出现对所述性能的需求，例如对于边缘耦合的差分信号或仅允许局部高密度逃逸。通常，如果不损害过孔盘和/或过孔纵横比，这种布线在1mm间距的BGA上是不可能的，会依次导致制造和可靠性的问题。本专利技术在过孔间距中提供局部的变化，由此利于2条走线的布线方案，同时保持了等于标准BGA封装(例如1mm)间距的平均间距。参考图1，多层印刷电路板10具有接触焊盘或连接盘(land)L1、L2、L3、L4...LN的列为C1、C2、C3、C4...CN和行为R1、R2、R3...RN的阵列，所述焊盘或连接盘通过电连接器EL1、EL2、EL2...ELN连接到相应的过孔V1、V2、V3、V4...VN阵列。需要注意的是，导电连接盘L的列和行位于由芯片的焊球接触点栅格布图所确定的固定阵列中以固定于印刷电路板，并且每个芯片通过该固定阵列与位于或不位于印刷电路板10上的其它电路元件相互作用。具有一些等于标准BGA过孔间距的过孔间距不是实施本专利技术的必要条件。事实上，可能没有所述等于标准BGA间距的间距(即所有的都是更大或更本文档来自技高网...
【技术保护点】
一种用于在球栅阵列（ＢＧＡ）多层印刷接线板连接盘模式中的过孔行之间提供增大间隔的方法，其中在所述模式中的所述连接盘通过连接器连接所述过孔，所述方法包括：旋转、延伸和／或截短选择的连续的连接器并且旋转行或列或选择的连续的行或列中连接器 各自对应的过孔，以在所述ＢＧＡ连接盘模式中的过孔行或列之间获得所述增大间隔。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：P布朗，
申请(专利权)人：阿尔卡特公司，
类型：发明
国别省市：FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。