互连衬底和半导体器件制造技术

一种互连衬底具有：基底绝缘膜，在其下表面中具有凹陷部；位于凹陷部中的第一互连；形成在基底绝缘膜中的通路孔；以及第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，其中互连衬底包括：由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形；以及翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且以抑制互连衬底在第一方向的两侧向底侧翘曲的方式形成。

【技术实现步骤摘要】

本专利技术涉及用于承载半导体芯片的互连衬底以及使用这种互连衬底的半导体芯片。
技术介绍
近年，作为由于半导体器件的高性能设计、多功能设计和高密度设计引起的端子数量的增加和更窄的间距的结果，在其上贴装半导体器件的用于封装的互连衬底比以前更需要提供高密度和精细窄间距设计。迄今为止，一种内建印制衬底(build-up printed substrate)作为广泛应用的用于封装的互连衬底经常被提及，这种衬底是一种多层互连衬底。在这种内建印制衬底中，树脂层作为基底核心衬底形成在其上形成有互连的玻璃环氧树脂印制衬底的两个表面上，并且在这些树脂层内，通过光刻工艺和激光工艺形成通路孔，然后通过镀的工艺和光刻工艺形成互连层和通路导体。多层互连结构可以根据需求通过重复树脂层形成步骤和互连层与通路导体形成步骤来形成。然而，该内建印制衬底具有如下问题由于使用低耐热的玻璃环氧树脂印制衬底作为基底核心衬底，在多层结构的形成和半导体芯片的运载过程中由于受热而易于产生变形，诸如收缩、翘曲、波状。另一方面，JP2000-3980A(专利文献1)公开了一种用于封装的互连衬底，在该互连衬底中，内建层叠结构形成在由金属片制成的基本衬底上。图9(a)到图9(d)的每一个都示出了该用于封装的互连衬底的制造工艺图。首先，如图9(a)所示，绝缘层502形成在金属片501上，通路孔503形成在该绝缘层502中。接下来，如图9(b)所示，互连图形504形成在其中形成有通路孔503的绝缘层502上。接下来，如图9(c)所示，绝缘层506形成在互连图形504上，并且达到互连图形504的倒装芯片焊盘部分505形成在该绝缘层506中。最后，如图9(d)所示，从下表面一侧开始蚀刻金属片501，并形成衬底加固体507和外部电极端子508。然而，由于在该用于封装的互连衬底中，外部电极端子508是通过金属片501的蚀刻形成的，所以由于受蚀刻期间侧面蚀刻的质量控制的限制，难以使外部电极端子508之间的间距变窄。此外，当该用于封装的互连衬底被贴装到外部板和器件上时，在结构上，应力集中在外部电极端子508和绝缘层502之间的界面上，因此引起易于出现开路故障的问题，因此，不能获得足够的可靠性。在JP2002-198462A(专利文献2)中公开了能够解决传统技术中的上述问题的用于封装的互连衬底。将通过使用图10(a)和图(b)来描述这种基本结构和它的制造方法。首先，电极602形成在由金属片等制成的支撑板601上，并且形成绝缘层603从而覆盖该电极。接下来，达到电极602的通路孔604形成在该绝缘层603中，并且形成互连605从而掩埋该通路孔。该互连605通过掩埋在通路孔中的导体连接到电极602(图10(a))。多层互连结构可以通过按要求重复用于形成绝缘层、通路孔和互连的步骤来形成。接下来，如果10(b)所示，通过使用蚀刻法选择性地去除部分支撑板601来暴露出电极602，并形成支撑体606。互连衬底607可以使用这种方式来形成。尽管在此描述了形成焊盘状电极图形的情况，但是也能以同样的方式形成线性互连图形。可以通过在支撑体606中使用诸如金属的耐热材料来抑制互连衬底的热变形，并且可以通过为绝缘层使用具有所需机械强度的树脂材料来获得强度极好的互连衬底。此外，因为在诸如电极和互连的导体层的周围被掩埋在绝缘层中的状态下，下表面是暴露的，所以在贴装期间施加在导体层上的应力被抑制，因此可以增加贴装的可靠性。同时，在JP2004-179647A(专利文献3)中公开了适用于上述互连衬底的绝缘层材料。为了提供具有高可靠性的互连衬底和半导体封装的目的，其中抑制了由于重复施加热应力而形成裂纹，该文献公开了如下绝缘层，其具有3到100μm的膜厚、在23℃时不低于80MPa的断裂强度、以及当用″a″表示在-65℃时的断裂强度和用″b″表示在150℃时的断裂强度时不大于4.5的比值(a/b)。除此之外，指定了在150℃时的弹性模量优选地不小于2.3GPa。此外，该文献公开了当用″c″表示在-65℃时的弹性模量和用″d″表示在150℃时的弹性模量时，比值(c/d)被指定为不大于4.7。此外，此文献公开了比值(a/b)被指定为不大于2.5或者比值(a/b)被指定为大于2.5但不大于4.5，并且比(a/b)和比(c/d)之差的绝对值被指定为不大于0.8。然而，具有如专利文献2描述的结构的互连衬底仍具有在制造后出现翘曲的问题，尽管其根据绝缘材料的特性具有很好的耐热性和机械强度。例如，从生产率的观点出发，在形成其中把对应于目标互连衬底的区域单元作为块排列在一个衬底中的块衬底的情况中，以整个该块衬底被弯曲的方式出现翘曲。该块衬底在制造之后被运输、并且在半导体芯片贴装在块衬底上之后被切割并分成对应于目标互连衬底的单个的目标封装。在那种情况下，块衬底的翘曲降低了运输效率，并且难以执行半导体衬底的精确贴装，因此引起了在生产能力、成品率和连接可靠性的降低。
技术实现思路
因此，鉴于上述问题，本专利技术的目的是提供具有足够机械强度但是弯曲被控制的互连衬底以及使用该互连衬底的半导体器件。本专利技术包括项目1到22中描述的以下方面。1.一种互连衬底，包括基底绝缘膜，在其下表面中具有凹陷部，位于凹陷部中的第一互连，形成在基底绝缘膜中的通路孔，以及第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，其中该互连衬底包括由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形，以及翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且以抑制互连衬底在第一方向的两侧向底侧翘曲的方式形成。2.根据项目1所述的互连衬底，其中第一互连图形具有沿第二方向延伸的Y分量与沿第一方向延伸的X分量的大于1的分量比(Y/X)，并且翘曲控制图形具有Y分量与X分量的小于1的分量比(Y/X)。3.一种互连衬底，包括基底绝缘膜，在其下表面中具有凹陷部，位于凹陷部中的第一互连，形成在基底绝缘膜中的通路孔，以及第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，其中该互连衬底包括由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形并且具有沿第二方向延伸的Y分量与沿第一方向延伸的X分量的大于1的分量比(Y/X)，以及翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且具有Y分量与X分量的小于1的分量比(Y/X)。4.根据项目1、2或者3所述的互连衬底，其中第一互连图形具有沿第一方向延伸的线性图形和沿第二方向延伸的线性图形的总和与整个第一互连图形的不小于60％的面积比。5.根据项目2到4中的任何一个所述的互连衬底，其中第一互连图形的分量比(Y/X)不小于55/45。6.根据项目1到5中的任何一个所述的互连衬底，其中翘曲控制图形是垂直于第二方向的线性图形或者线与间隔图形。7.根据项目1到6中的任何一个所述的互连衬底，其中翘曲控制图形由与第一互连图形相同的材料制成，并且与第一互连图形具有相同的厚度。8.根据项目1到7中的任何一个所述的互连衬底，其中翘曲控制图形至少包括由位于基底绝缘膜的下表面中的凹陷部中的虚拟互连形成的图形。9.一种包括衬底区域单元的互连衬底，衬底区域单元对本文档来自技高网...

【技术保护点】
一种互连衬底，包括：基底绝缘膜，在其下表面中具有凹陷部，位于凹陷部中的第一互连，形成在基底绝缘膜中的通路孔，以及第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，其中该互连衬 底包括由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形，以及翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且以抑制互连衬底在第一方向的两侧向底侧翘曲的方式形成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小川健太，塚野纯，前田武彦，下户直典，山道新太郎，马场和宏，
申请(专利权)人：恩益禧电子股份有限公司，日本电气株式会社，
类型：发明
国别省市：JP[日本]