一种ADC采样电路的开关连接方法及其电路与芯片技术

本发明专利技术涉及一种ADC采样电路的开关连接方法及其电路与芯片。所述方法先采样后比较，采样阶段：DAC电路输出端通过采样控制信号控制的开关A1接参考电压VCM，并与比较器的正端相接，比较器的负端通过采样控制信号控制的开关A2连接DAC电路输出端，此时比较器正端电压值等于DAC电路输出端电压值、等于负端电压值，保证采样阶段输入到比较器正端和负端的电压值相等。比较阶段：比较器负端通过比较控制信号控制的开关B1连接参考电压VCM，与正端采集到的输入信号VIN进行比较。本发明专利技术保证了比较器的正端和负端的电压值在采样时始终相等，降低采样电路中的偏移误差且不会发生错误翻转现象，提高了采样电路的性能。提高了采样电路的性能。提高了采样电路的性能。

【技术实现步骤摘要】
一种ADC采样电路的开关连接方法及其电路与芯片


[0001]本专利技术涉及集成电路设计领域中的一种ADC采样电路的开关连接方法及其电路与芯片，具体而言，涉及一种适用于降低ADC采样电路中偏移误差的电路开关连接方法、采样所述方法的ADC采样电路、采样所述ADC采样电路封装而成的ADC采样电路芯片。

技术介绍

[0002]ADC是模数转换器的简称，ADC芯片广泛用于消费电子、汽车、无线有线通信以及军工航天等领域，是高科技的现代生活中不可或缺的一部分。ADC电路的偏移误差影响着ADC的性能，降低ADC电路的偏移误差是提高ADC性能的有效途径。
[0003]ADC电路中偏移误差往往出现在采样阶段，造成比较器正端和负端的电压值不相等，影响比较器精度，导致比较器输出的结果不准确，从而降低ADC电路的性能，因此需要设计一种电路来抵消或者降低出现的偏移误差。
[0004]比较器的输入失调电压是影响比较器精度的重要因素，比较器精度影响比较器的准确度，从而影响高速高精度ADC电路的性能。ADC电路中比较器的精度受输入失调电压影响，消除输入失调电压方法是：采样阶段保证比较器的正端和负端电压值相等，失调电压被比较器结构中的预放大级放大后保存在输出耦合电容上，再通过与比较阶段输入叠加消除失调电压的影响，如图1所示。
[0005]图2所示为传统单端ADC电路中采样保持电路的开关连接方式，在图2中所述ADC采样电路包括DAC电路(如DAC电路阵列)、偏置电路、比较器、受控于采样控制信号控制的电控开关A1。
[0006]传统单端ADC电路采样时，DAC阵列电路的DAC电路输出端通过采样信号控制的开关A1接参考电压VCM，同时连接比较器的正端，比较器的负端直接连接参考电压VCM。由于参考VCM电压并不是固定电压源，而是由基准电流IREF流经偏置电路产生的，所以偏置电路的输出端VCM带有微弱的电流且VCM的电压也存在一定的微小波动，并不是完全固定。采样时，参考电压VCM携带的电流流经开关，由于开关电阻阻值约有几百欧姆则在开关上产生小的电压，导致比较器正端和负端的电压值不相等，且开关电阻阻值的大小与其面积成反比，所以降低开关电阻阻值则会增大开关面积，导致ADC电路面积增大；采样结束时，比较器正端和负端电压值不相等，相差小的压差，影响比较阶段；比较时，采样信号控制的开关A1断开，比较器正端连接DAC电路输出端，输入采集的输入信号VIN，比较器负端保持连接参考电压VCM，参考电压VCM上也会引入波动电压误差，与采样时比较器正端引入的电压误差叠加；由于采样阶段比较器的正端和负端电压值不一样，比较器中对于正端和负端存储的失调电压不一样，再比较阶段无法消除失调，会对比较器的精度产生一定影响，对于精度不高的比较器会产生偏移误差，降低ADC电路的性能，而对精度要求很高的比较器则会输出错误编码，影响实际结果，不能满足高速高精度ADC电路的性能要求。

技术实现思路

[0007]基于此，解决了传统单端ADC电路中采样阶段导致的偏移误差，本专利技术提供一种适用于降低ADC采样电路中偏移误差的电路开关连接方法、采样所述方法的ADC采样电路、采样所述ADC采样电路封装而成的ADC采样电路芯片，本专利技术保证了比较器正端和负端的电压值在采样时始终相等，降低ADC电路中的偏移误差且不会发生错误翻转现象，提高了ADC电路的性能。
[0008]本专利技术的目的是通过以下技术方案实现的：一种适用于降低ADC采样电路中偏移误差的电路开关连接方法，所述ADC采样电路包括DAC电路、偏置电路、比较器、受控于采样控制信号控制的电控开关A1；所述电路开关连接方法包括以下步骤：
[0009]步骤一、提供电控开关A2和电控开关B1，并增设一路比较控制信号；
[0010]步骤二、设计所述ADC采样电路同时满足的以下运行条件：
[0011](1)在所述ADC采样电路的每个采样周期内，先采样阶段后比较阶段，同时采样阶段也是比较阶段的复位阶段；
[0012](2)在采样阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2闭合，所述比较控制信号控制所述电控开关B1断开；所述DAC电路输出端连接所述比较器的正端，还通过采样控制信号控制的开关A1接收来自所述偏置电路的参考电压VCM，还通过采样控制信号控制的开关A2连接所述比较器的负端；
[0013](3)在比较阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2断开，所述比较控制信号控制所述电控开关B1闭合；所述比较器的负端通过所述比较控制信号控制的开关B1接收所述参考电压VCM，所述比较器的正端电性连接所述DAC电路的输出端。
[0014]本专利技术还提供一种ADC采样电路，其包括DAC电路、偏置电路、比较器、电控开关A1、电控开关A2和电控开关B1；所述DAC电路的一端作为整个ADC采样电路的信号输入端，所述DAC电路的另一端第一方面电性连接所述比较电路的正端；所述DAC电路的另一端第二方面电性连接电控开关A1的一端，电控开关A1的另一端电性连接所述偏置电路的一端和电控开关B1的一端，所述偏置电路的另一端接收基准电流IREF，电控开关B1的另一端电性连接所述比较器的负端；所述DAC电路的另一端第三方面电性连接电控开关A2的一端，电控开关A2的另一端电性连接所述比较器的负端；所述电控开关A1和所述电控开关A2均采用采样控制信号控制开启与关断，所述电控开关B1采用比较控制信号控制开启与关断；
[0015]其中，所述ADC采样电路运行时，同一处理周期内先采样阶段后比较阶段，同时采样阶段也是比较阶段的复位阶段；
[0016]在采样阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2闭合，所述比较控制信号控制所述电控开关B1断开；
[0017]在比较阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2断开，所述比较控制信号控制所述电控开关B1闭合。
[0018]作为上述方案的进一步改进，每个电控开关为自举开关。
[0019]作为上述方案的进一步改进，每个电控开关采用晶体管，所述晶体管的栅极用于接收相应的控制信号。
[0020]作为上述方案的进一步改进，所述DAC电路的设计类型为电荷型、电压型或者是阻容型。
[0021]作为上述方案的进一步改进，所述DAC电路的设计类型为全电容阵列的电荷型。
[0022]作为上述方案的进一步改进，所述DAC电路包括并联的多个电容，所述多个电容的一端汇聚后接作为所述信号输入端，所述多个电容的另一端汇聚后电性连接所述比较器正端。
[0023]作为上述方案的进一步改进，所述比较电路包括至少一级比较器，每级比较器包括NMOS晶体管M1～M3以及PMOS晶体管P1～P2；
[0024]NMOS晶体管M1的栅极作为所述比较器的正端；NMOS晶体管M1的源极电性连接PMOS晶体管P1的漏极且为所述比较器的一个输出端OUTN1；NMOS晶体管M2的栅极作为所述比较器的负端；NMOS晶体管M2的源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于降低ADC采样电路中偏移误差的电路开关连接方法，所述ADC采样电路包括DAC电路、偏置电路、比较器、受控于采样控制信号控制的电控开关A1；其特征在于，所述电路开关连接方法包括以下步骤：步骤一、提供电控开关A2和电控开关B1，并增设一路比较控制信号；步骤二、设计所述ADC采样电路同时满足以下的运行条件：(1)在所述ADC采样电路的每个采样周期内，先采样阶段后比较阶段，同时采样阶段也是比较阶段的复位阶段；(2)在采样阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2闭合，所述比较控制信号控制所述电控开关B1断开；所述DAC电路输出端连接所述比较器的正端，还通过采样控制信号控制的开关A1接收来自所述偏置电路的参考电压VCM，还通过采样控制信号控制的开关A2连接所述比较器的负端；(3)在比较阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2断开，所述比较控制信号控制所述电控开关B1闭合；所述比较器的负端通过所述比较控制信号控制的开关B1接收所述参考电压VCM，所述比较器的正端电性连接所述DAC电路的输出端。2.一种ADC采样电路，其包括DAC电路、偏置电路、比较器、电控开关A1；其特征在于，所述ADC采样电路还包括电控开关A2和电控开关B1；所述DAC电路的一端作为整个ADC采样电路的信号输入端，所述DAC电路的另一端第一方面电性连接所述比较电路的正端；所述DAC电路的另一端第二方面电性连接电控开关A1的一端，电控开关A1的另一端电性连接所述偏置电路的一端和电控开关B1的一端，所述偏置电路的另一端接收基准电流IREF，电控开关B1的另一端电性连接所述比较器的负端；所述DAC电路的另一端第三方面电性连接电控开关A2的一端，电控开关A2的另一端电性连接所述比较器的负端；所述电控开关A1和所述电控开关A2均采用采样控制信号控制开启与关断，所述电控开关B1采用比较控制信号控制开启与关断；其中，所述ADC采样电路运行时，同一处理周期内先采样阶段后比较阶段，同时采样阶段也是比较阶段的复位阶段；在采样阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2闭合，所述比较控制信号控制所述电控开关B1断开；在比较阶段，所述采样控制信号控制所述电控开关A1和所述电控开关A2断开，所述比较控制信号控制所述电控开关B1闭合。3.根据权利...

【专利技术属性】
技术研发人员：卢文娟，王丽萍，施琦，包远鑫，王志轩，彭春雨，吴秀龙，蔺智挺，
申请(专利权)人：安徽大学，
类型：发明
国别省市：