高电子迁移率晶体管及其制作方法技术

本发明专利技术公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管的制作方法包含提供一基底，接着形成一沟道层、一主动层、一P型III

【技术实现步骤摘要】
高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及一种高电子迁移率晶体管的制作方法，特别是涉及利用干蚀刻副产物作为掩模，形成高电子迁移率晶体管的制作方法。

技术介绍

[0002]III
‑
V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobility transistor，HEMT)。在高电子迁移率晶体管中，两种不同能隙(band gap)的半导体材料结合而于结(junction)形成异质结(heterojunction)而为载流子提供沟道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two
‑
dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
[0003]一般而言，常关型的高电子迁移率晶体管会采用P型III
‑
V族化合物所制作的栅极来控制其开关，但在制作栅极时，常常因为蚀刻的过程造成最终P型III
‑
V族栅极的表面损伤，因此需要找寻新的方式，来避免P型III
‑
V族栅极在蚀刻时受损。

技术实现思路

[0004]有鉴于此，本专利技术提供一种在P型III
‑
V族栅极上设置金属化合物层的结构，利用金属化合物层在蚀刻时保护P型III
‑
V族栅极的表面。然而若是最终的高电子迁移率晶体管中，金属化合物层的宽度和P型III
‑
V族栅极的宽度相同，则会在P型III
‑
V族栅极下方形成漏电流，因此需要另外将金属化合物层的宽度缩减，以解决漏电流的问题，所以本专利技术亦提供一种缩减金属化合物层的宽度的制作方法。
[0005]根据本专利技术的一优选实施例，一种高电子迁移率晶体管的制作方法，包含提供一基底，接着形成一沟道层、一主动(有源)层、一P型III
‑
V族化合物材料层、一金属化合物材料层、一硬掩模材料层和一光致抗蚀剂层覆盖基底，其中沟道层、主动层、P型III
‑
V族化合物材料层、金属化合物材料层、硬掩模材料层和光致抗蚀剂层依序由下至上堆叠，之后图案化光致抗蚀剂层以形成一图案化光致抗蚀剂层，然后进行一干蚀刻制作工艺包含以图案化光致抗蚀剂层为一第一掩模，干蚀刻硬掩模材料层和金属化合物材料层，使得硬掩模材料层转变成一硬掩模层，金属化合物材料层转变为一金属化合物层，其中在干蚀刻硬掩模材料层和金属化合物材料层时所产生的副产物形成一间隙壁环绕图案化光致抗蚀剂、硬掩模层和金属化合物层，在干蚀刻制作工艺后，以间隙壁和图案化光致抗蚀剂层为一第二掩模，蚀刻P型III
‑
V族化合物材料层，最后移除间隙壁、图案化光致抗蚀剂层和硬掩模层。
[0006]根据本专利技术的另一优选实施例，一种高电子迁移率晶体管包含一基底，一沟道层、一主动层、一P型III
‑
V族栅极和一金属化合物层设置于基底上，其中沟道层、主动层和P型III
‑
V族栅极、金属化合物层依序由下至上堆叠，其中金属化合物层接触P型III
‑
V族栅极，
金属化合物层具有相对的两个侧壁，各个侧壁和P型III
‑
V族栅极的上表面之间各自形成一锐角以及一源极电极、一漏极电极和一栅极电极设置于主动层上。
[0007]为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。
附图说明
[0008]图1、图2、图3A、图3B、图4至图6为本专利技术的一优选实施例所绘示的一种高电子迁移率晶体管的制作方法的示意图。
[0009]主要元件符号说明
[0010]10:基底
[0011]12:沟道层
[0012]14:主动层
[0013]16:P型III
‑
V族化合物材料层
[0014]16a:P型III
‑
V族栅极
[0015]18:金属化合物材料层
[0016]18a:金属化合物层
[0017]20:硬掩模材料层
[0018]20a:硬掩模层
[0019]22:光致抗蚀剂层
[0020]22a:图案化光致抗蚀剂层
[0021]24:干蚀刻制作工艺
[0022]26:间隙壁
[0023]28:干蚀刻制作工艺
[0024]30:源极电极
[0025]32:漏极电极
[0026]34:栅极电极
[0027]36:保护层
[0028]38:二维电子气
[0029]100:高电子迁移率晶体管
[0030]A:锐角
[0031]T:厚度
[0032]W:宽度
具体实施方式
[0033]图1、图2、图3A、图3B、图4至图6为根据本专利技术的一优选实施例所绘示的一种高电子迁移率晶体管的制作方法，其中图3B为图3A的上视图。
[0034]如图1所示，首先提供一基底10，一沟道层12、一主动层14、一P型III
‑
V族化合物材料层16、一金属化合物材料层18、一硬掩模材料层20和一光致抗蚀剂层22依序覆盖基底10，
基底10、沟道层12、主动层14、P型III
‑
V族化合物材料层16、金属化合物材料层18、硬掩模材料层20和光致抗蚀剂层22依序由下至上堆叠，接着，如图2所示，蚀刻光致抗蚀剂层22使得光致抗蚀剂层22转变为一图案化光致抗蚀剂层22a，图案化光致抗蚀剂层22a上定义有后续金属化合物层的所要形成的图案。P型III
‑
V族化合物材料层16包含P型氮化镓，金属化合物材料层18包含氮化钛或氮化钽，硬掩模层20包含氮化硅。在本实施例中所使用的金属化合物材料层18为氮化钛。
[0035]如图2、图3A和图3B所示，进行一干蚀刻制作工艺24，干蚀刻制作工艺24包含以图案化光致抗蚀剂层22a为一第一掩模干蚀刻硬掩模材料层20和金属化合物材料层18，值得注意的是：在干蚀刻硬掩模材料层20和金属化合物材料层18的同时，干蚀刻产生的副产物会附着在逐渐被蚀刻的硬掩模材料层20、金属化合物材料层18上，随着干蚀刻的时间越长，附着的副产物就越厚，最后形成一间隙壁26，在干蚀刻制作工艺24之后，硬掩模材料层20转变成一硬掩模层20a，金属化合物材料层18转变为一金属化合物层18a，而副产物会构成的间隙壁26环绕图案化光致抗蚀剂层22a、硬掩模层20a和金属化合物层18a。间隙壁26的成分包含以下碳、硅、氟、钛或氯，根据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管的制作方法，包含：提供基底；形成沟道层、主动层、P型III
‑
V族化合物材料层、金属化合物材料层、硬掩模材料层和光致抗蚀剂层依序由下至上堆叠覆盖在该基底上；图案化该光致抗蚀剂层以形成图案化光致抗蚀剂层；进行干蚀刻制作工艺包含以该图案化光致抗蚀剂层为第一掩模，干蚀刻该硬掩模材料层和该金属化合物材料层，使得该硬掩模材料层转变成硬掩模层，该金属化合物材料层转变为金属化合物层，其中在干蚀刻该硬掩模材料层和该金属化合物材料层时所产生的副产物形成间隙壁，环绕该图案化光致抗蚀剂、该硬掩模层和该金属化合物层；在该干蚀刻制作工艺后，以该间隙壁和该图案化光致抗蚀剂层为第二掩模，蚀刻该P型III
‑
V族化合物材料层；以及移除该间隙壁、该图案化光致抗蚀剂层和该硬掩模层。2.如权利要求1所述的高电子迁移率晶体管的制作方法，另包含：在移除该间隙壁、该图案化光致抗蚀剂层和该硬掩模层之后，形成源极电极、漏极电极和栅极电极于该基底上。3.如权利要求1所述的高电子迁移率晶体管的制作方法，其中该干蚀刻制作工艺所使用的气体包含八氟环丁烷(C4F8)、六氟化硫(SF6)、四氟化碳(CF4)、氟代甲烷(CH
x
F4‑
x
)、三氯化硼(BCl3)或氯气(Cl2)。4.如权利要求3所述的高电子迁移率晶体管的制作方法，其中该干蚀刻制作工艺的操作功率大于100瓦(W)，该干蚀刻制作工艺的操作压力大于50毫托耳(mTorr)。5.如权利要求1所述的高电子迁移率晶体管的制作方法，其中该间隙壁的成分包含碳、硅、氟、钛或氯。6.如权...

【专利技术属性】
技术研发人员：张明华，廖琨垣，郭龙恩，叶治东，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：