一种半导体装置(500)，包括绝缘层(180)和形成在绝缘层(180)上的半导体层(110)。半导体层(110)包括：具有第一导电类型的第一区(111)、具有第二导电类型的第二区(112)、以及具有第一导电类型的轻掺杂延伸区(113)，该延伸区沿横向的x轴将第一区(111)和第二区(112)分隔开。介电结构(210)横向围绕半导体层(110)。第一区(111)和延伸区(113)中的至少一者沿与x轴正交的横向y轴而形成在距介电结构(210)一定距离处。沿x轴并且在第二区(112)与第一区(111)之间，半导体层(110)的沿y轴的横向延伸随着距第二区(112)的距离的增加而增加。加。加。
【技术实现步骤摘要】
具有轻掺杂延伸区的绝缘体上半导体装置
[0001]本公开内容中的示例涉及具有半导体层的绝缘体上半导体装置，半导体层包括用于减小电场的轻掺杂延伸区。特别地，绝缘体上半导体装置可以是电力电子中使用的集成电路，例如栅极驱动电路。
技术介绍
[0002]电力电子组件包括用于控制电力转换电路和电机控制应用中的感性负载的功率半导体开关，例如IGBT(绝缘栅双极晶体管)和/或MOSFET(金属氧化物半导体场效应晶体管)，以及用于控制和监控功率半导体开关的集成电路。这样的集成电路的示例是使得微控制器或数字信号处理器(DSP)能够高效地接通和关断功率半导体开关的栅极驱动电路。栅极驱动电路的缓冲级包括具有低电平输入的输出晶体管，该低电平输入用于驱动控制功率半导体开关的通断所需的相对高的输入电流。在基于SOI(绝缘体上半导体)技术的栅极驱动电路中，各缓冲级的每个输出晶体管可以形成于在所有侧上均具有介电隔离的薄半导体膜中。所有侧上的介电绝缘防止闩锁并且几乎完全消除到块体(bulk)的泄漏电流。
[0003]一直需要以较低的额外努力来进一步改善电力电子装置的装置特性。
技术实现思路
[0004]本公开内容的实施方式在不显著增加有源区域的情况下增加向功率半导体开关提供栅极信号的输出晶体管的击穿强度并且/或者减小该输出晶体管泄漏电流。
[0005]为此，本公开内容的实施方式涉及包括绝缘层和形成在绝缘层上的半导体层的半导体装置。半导体层包括：具有第一导电类型的第一区；具有第二导电类型的第二区；以及具有第一导电类型的轻掺杂延伸区，其沿横向x轴将第一区和第二区隔开。介电结构横向围绕半导体层。第一区和延伸区中的至少一者沿正交于x轴的横向y轴形成在距介电结构一定距离处。沿x轴并且在第二区与第一区之间，半导体层沿y轴的横向延伸随着距第二区的距离的增加而增加。
[0006]本领域技术人员在阅读以下具体实施方式并查看附图后将认识到附加的特征和优点。
附图说明
[0007]包括附图以提供对本实施方式的进一步理解，并且将附图并入本说明书中并构成本说明书的一部分。附图示出了半导体装置的实施方式并且与说明书一起用于说明实施方式的原理。在所附具体实施方式和权利要求中描述了另外的实施方式。各种所示实施方式的特征可以彼此结合。
[0008]图1A是根据实施方式的形成在半导体层中并且包括在距半导体边缘一定距离处形成的轻掺杂延伸区的半导体元件的示意性平面图。
[0009]图1B是图1A的半导体元件沿线B
‑
B截取的示意性垂直截面图。
[0010]图2A是根据涉及p
‑
MOSFET(p沟道MOSFET)的实施方式的半导体元件的示意性平面图。
[0011]图2B是图2A的半导体元件沿线B
‑
B截取的示意性垂直截面图。
[0012]图3是根据涉及PDSOI(部分耗尽绝缘体上硅)装置的实施方式的半导体装置的一部分的示意性垂直截面图。
[0013]图4是根据涉及FDSOI(完全耗尽绝缘体上硅)装置的实施方式的半导体装置的一部分的示意性垂直截面图。
[0014]图5是根据涉及第一区与半导体边缘之间的第一间隔区的实施方式的半导体元件的示意性平面图。
[0015]图6是根据涉及延伸区与半导体边缘之间的第二间隔区的实施方式的半导体元件的示意性平面图。
[0016]图7是根据涉及包括位于第一区与半导体边缘之间的间隔部的延伸区的实施方式的半导体元件的示意性平面图。
[0017]图8是根据涉及位于延伸区间隔部与半导体边缘之间的第二间隔区的实施方式的半导体元件的示意性平面图。
[0018]图9是根据另一实施方式的包括具有三角形或梯形间隔部的延伸区的p
‑
MOSFET半单元(half
‑
cell)的示意性平面图。
[0019]图10是根据另一实施方式的包括具有三角形或梯形间隔部的延伸区和间隔区的p
‑
MOSFET半单元的示意性平面图。
[0020]图11A是根据另一实施方式的包括具有三角形或梯形间隔部的延伸区和间隔区的p
‑
MOSFET的示意性平面图。
[0021]图11B示出了图11A的p
‑
MOSFET的细节。
[0022]图11C是图11A的p
‑
MOSFET沿图11B中的线C
‑
C截取的示意性垂直截面图。
[0023]图12A是关于不具有间隔区的p
‑
MOSFET半单元的一部分的示意性立体图。
[0024]图12B是关于具有间隔区的p
‑
MOSFET半单元的一部分的示意性立体图。
[0025]图12C是示意性示出图12A和图12B的p
‑
MOSFET的U/I特性的图。
[0026]图13是根据实施方式的栅极驱动电路的示意性框图。
具体实施方式
[0027]在下面的详细描述中，参照形成该详细描述的一部分的附图，并且在附图中通过图示的方式示出可以实践半导体装置的特定实施方式。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施方式并且可以进行结构上或逻辑上的改变。例如，针对一个实施方式示出或描述的特征可以用在其他实施方式上或与其他实施方式结合使用以得到另一实施方式。本公开内容旨在包括这样的修改和变型。使用特定语言来描述示例，这不应被解释为限制所附权利要求的范围。附图不是按比例绘制的，而是仅用于说明目的。如果没有另外说明，则在不同附图中用相同的附图标记表示相应的元件。
[0028]术语“具有”、“含有”、“包括”、“包含”等是开放式的，并且这些术语指示所陈述的结构、元件或特征的存在，但不排除附加元件或特征的存在。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
[0029]术语“电连接”描述电连接元件之间的永久性低电阻欧姆连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。
[0030]术语“功率半导体装置”指具有至少30V(例如100V、600V、1.6kV、3.3kV或更高)的高压阻断能力并且具有至少1A(例如10A或更多)的标称接通状态电流或正向电流的半导体装置。
[0031]欧姆接触描述两个导体之间、特别是半导体材料与金属之间的非整流电结。根据欧姆定律，欧姆接触在电流
‑
电压(I
‑
V)图的第一象限和第三象限中具有线性或近似线性的I
‑
V曲线。
[0032]针对物理尺寸给出的范围包括边界值。例如，参数y从a到b的范围读作a≤y≤b。这同样适用于具有一个边界值如“至多”和“至少”的范围。
[0033]术语“在
……
上”不应被解释为仅意指“直接在
……
上”。而是，如果一个元件位于另一元件本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：绝缘层(180)；形成在所述绝缘层(180)上的半导体层(110)，其中，所述半导体层(110)包括：具有第一导电类型的第一区(111)、具有第二导电类型的第二区(112)、以及具有所述第一导电类型的轻掺杂延伸区(113)，所述轻掺杂延伸区沿横向的x轴将所述第一区(111)和所述第二区(112)分隔开；以及横向围绕所述半导体层(110)的介电结构(210)，其中，所述第一区(111)和所述延伸区(113)中的至少一者沿与所述x轴正交的横向的y轴而形成在距所述介电结构(210)一定距离处，并且其中，沿所述x轴、在所述第二区(112)与第一区(111)之间，所述半导体层(110)的沿所述y轴的横向延伸随着距所述第二区(112)的距离的增加而增加。2.根据权利要求1所述的半导体装置，还包括：具有所述第一区(111)的导电类型的源极区(114)，其中，所述源极区(114)、所述第二区(112)、所述延伸区(113)和所述第一区(111)沿所述x轴按此顺序形成。3.根据权利要求2所述的半导体装置，其中，所述介电结构(210)延伸穿过所述半导体层(110)并与所述绝缘层(180)接触。4.根据前述权利要求中任一项所述的半导体装置，其中，所述第一区(111)、所述第二区(112)和所述延伸区(113)从所述半导体层(111)前侧的第一表面延伸至所述绝缘层(180)。5.根据前述权利要求中任一项所述的半导体装置，还包括：形成在所述绝缘层(180)的与所述半导体层(110)相对的一侧的非绝缘基底(190)。6.根据前述权利要求中任一项所述的半导体装置，还包括：沿所述y轴、在所述第一区(111)与所述介电结构(210)之间的第一间隔区(121)，其中，所述第一间隔区(121)是本征的、或具有所述第一导电类型，其平均净掺杂浓度为所述第一区(111)中的平均净掺杂浓度的至多10％。7.根据前一权利要求中任一项所述的半导体装置，还包括：沿所述y轴、在所述延伸区(113)与所述介电结构(210)之间的第二间隔区(122)，其...
【专利技术属性】
技术研发人员：拉尔夫，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。