包含内部测试机构的设备及相关联方法技术

本申请涉及包含内部测试机构的设备及相关联方法。所述设备可包含自测试电路，其经配置以实施确定所述设备的操作条件的自测试过程的至少一部分。所述测试验证电路可经配置以基于将(1)输入流或其与所述自测试相关联的部分及(2)与所述自测试相关联的测试数据相比较而生成标志。所述标志可表示与所述自测试过程或其部分的实施方案相关联的有效性。或其部分的实施方案相关联的有效性。或其部分的实施方案相关联的有效性。

【技术实现步骤摘要】
包含内部测试机构的设备及相关联方法


[0001]本专利技术技术涉及例如包含存储器及处理器的半导体装置的设备，且若干实施例涉及包含内部测试机构的半导体装置。

技术介绍

[0002]设备(例如，处理器、存储器装置、存储器系统或其组合)可包含经配置以存储及/或处理信息的一或多个半导体电路。举例来说，所述设备可包含存储器装置，例如易失性存储器装置、非易失性存储器装置或组合装置。例如动态随机存取存储器(DRAM)及/或高带宽存储器(HBM)的存储器装置可利用电能来存储及存取数据。
[0003]随着嵌入式系统中的技术进步及增加的应用，市场持续寻求更快、更高效且更小的装置。为满足市场需求，半导体装置通过各种改进达到极限。一般来说，改进装置可包含增加电路密度、增加操作速度或以其它方式减小操作时延、增加可靠性、增加数据保持性、减小功耗或减小制造成本，以及其它度量。然而，满足市场需求的尝试，例如通过减少整体装置占用空间通常会在其它方面带来挑战，例如保持电路稳健性及/或故障可检测性。

技术实现思路

[0004]在一个方面中，本申请提供一种设备，包括：自测试电路，其经配置以实施自测试过程或其部分以确定所述设备的操作条件，其中所述自测试过程包含(1)从外部装置接收输入流及(2)将测试数据存储在预定位置处；外部连接器，其耦合到所述自测试电路且经配置以提供所述设备与所述外部装置之间的接口；及测试验证电路，其耦合到所述自测试电路及所述外部连接器，所述测试验证电路经配置以基于将所述输入流或其部分与存储在所述预定位置处的内容相比较而生成标志，其中所述标志表示与所述自测试过程或其部分的实施相关联的有效性。
[0005]在另一方面中，本申请提供一种操作设备的方法，所述方法包括：从外部装置接收输入流，其中所述输入流用于实施与所述外部装置交互并且验证所述设备的操作条件的自测试过程；存取对应于与所述自测试过程相关联的测试数据的一组寄存器；及基于内部地比较所述一组寄存器的内容与所述输入流而生成状态标志，其中所述状态标志表示与所述自测试过程或其部分的所述实施相关联的有效性。
附图说明
[0006]图1是根据本技术的实施例的系统级封装装置的截面图。
[0007]图2是根据本技术的实施例的存储器装置的框图。
[0008]图3是根据本技术的实施例的第一实例测试验证电路的示意图。
[0009]图4是根据本技术的实施例的第二实例测试验证电路的示意图。
[0010]图5是说明根据本专利技术技术的实施例的操作设备的实例方法的流程图。
[0011]图6是说明根据本专利技术技术的实施例的制造设备的实例方法的流程图。
[0012]图7是包含根据本专利技术技术的实施例配置的设备的系统的框图。
具体实施方式
[0013]如下文更详细地描述，本文所公开的技术涉及用于促进自测试的例如用于存储器系统的设备、具有存储器装置的系统、相关方法等。设备(例如，存储器装置，例如HBM及/或RAM，及/或对应系统)可包含内部机构(例如，内部测试分析器)，所述内部机构经配置以验证及/或锁存测试数据。内部机构可验证测试数据以提供所传送测试数据的更高级别概述，从而减少与外部装置(例如，外部测试仪)交换以用于测试的数据总量。例如在检测到特定测试结果后，内部机构还可选择性地锁存测试数据的一或多个部分，由此改进与外部通信相关联的时序及效率。
[0014]常规装置(例如，常规HBM装置)通常经配置以例如通过内置自测试(BIST)电路系统/功能实施自测试。外部测试仪与BIST电路交互以实施测试，并且将测试结果消息读回到外部测试仪以进行分析。举例来说，一些HBM装置在测试结束时发送存储于BIST状态寄存器及/或其它相关寄存器(例如，多输入移位寄存器(MISR))中的值。通常，当测试发现故障时，所传送的数据(例如，来自BIST寄存器及/或MISR签名的数据)极有可能偏离预期值。此常规设计基于读回所需的开销对每次测试的最小持续时间进行限制，因此对最小测试时间能力进行限制。换句话说，测试仪的有限存储器需要与额外/分段通信及比较相关联的开销。给定测试结果的大小(例如，每个信道1564位及968位)，通信及存储器外比较可能需要大量时间(例如，每次测试40到50ms)。当在装置的重要部分(例如，每个晶片)上外推时，产生的开销时间可对应于数十分钟到一小时以上。
[0015]相反，根据本专利技术技术的设备的实施例可包含分析设备内的测试结果并且向外部测试仪提供测试结果的更高级别概述的内部机构。在一些实施例中，内部机构可包含一组寄存器及比较电路系统(例如，XOR门)，以保持预期数据并且将其与最终测试数据相比较。内部机构可进一步包含两个或更多个比较电路，每个比较电路经配置以分析测试结果的对应方面(例如，特定数据模式)。
[0016]实例环境
[0017]图1说明根据本技术的实施例的系统级封装(SiP)装置100(即，实例设备)的示意性截面图。SiP 100可包含存储器装置102及处理器110，它们连同插入器112一起封装在封装衬底114上。处理器110可充当SiP 100的主机装置。
[0018]在一些实施例中，存储器装置102可为HBM装置，所述HBM装置包含接口裸片(或逻辑裸片)104及堆叠在接口裸片104上的一或多个存储器核心裸片106。存储器装置102可包含一或多个硅通孔(TSV)108，所述硅通孔可用于耦合接口裸片104及核心裸片106。
[0019]插入器112可提供处理器110、存储器装置102及/或封装衬底114之间的电连接。举例来说，处理器110及存储器装置102都可通过多个内部连接器(例如，微凸块111)耦合到插入器112。插入器112可包含信道105(例如，接口或连接电路)，所述信道通过对应微凸块111电耦合处理器110及存储器装置102。尽管图1中仅展示三个信道105，但是可使用更多或更少数目的信道105。插入器112可通过一或多个额外连接(例如，中间凸块113，例如C4凸块)耦合到封装衬底。
[0020]封装衬底114可提供用于SiP 100的外部接口。封装衬底114可包含外部凸块115，
一些外部凸块可耦合到处理器110、存储器装置102或两者。封装衬底可进一步包含通过封装衬底114及插入器112耦合到接口裸片104的直接存取(DA)凸块。
[0021]在一些实施例中，直接存取凸块116(例如，凸块115中的一或多个)及/或其它凸块可经组织到探测垫(例如，一组测试连接器)中。例如测试仪的外部装置150可耦合到探测垫上，以便直接与存储器装置102通信。换句话说，在存储器装置102安装在插入器112上之后，外部装置150可将信号发送到存储器装置102及/或从存储器装置102接收信号，而信号不穿过处理器110。在存储器装置102安装在插入器112上及/或耦合到处理器110之前，外部装置150可用于测试所述存储器装置。
[0022]外部测试仪可充当用于测试的主机装置，所述主机装置与存储器装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：自测试电路，其经配置以实施自测试过程或其部分以确定所述设备的操作条件，其中所述自测试过程包含(1)从外部装置接收输入流及(2)将测试数据存储在预定位置处；外部连接器，其耦合到所述自测试电路且经配置以提供所述设备与所述外部装置之间的接口；及测试验证电路，其耦合到所述自测试电路及所述外部连接器，所述测试验证电路经配置以基于将所述输入流或其部分与存储在所述预定位置处的内容相比较而生成标志，其中所述标志表示与所述自测试过程或其部分的所述实施相关联的有效性。2.根据权利要求1所述的设备，其中所述测试验证电路经配置以提供所述标志，而不是存储在所述预定位置处的所述内容，其中所述标志由所述外部装置通过所述外部连接器存取并且对应于比存储在所述预定位置处的所述内容的所比较部分更少的位。3.根据权利要求1所述的设备，其中所述预定位置包含经配置以内部地存储所述测试数据的一组寄存器，其中所述测试验证电路耦合到所述一组寄存器及所述外部连接器且位于所述一组寄存器与所述外部连接器之间。4.根据权利要求1所述的设备，其中所述测试验证电路经配置以基于执行所述输入流与存储在所述预定位置处的所述内容之间的逐位比较而生成比较输出。5.根据权利要求4所述的设备，其中所述测试验证电路包含XOR装置。6.根据权利要求4所述的设备，其进一步包括：启用电路，其耦合到所述测试验证电路并且经配置以基于比较信号而生成所述标志，其中所述启用电路使用所述比较信号来生成所述标志，所述标志表示所述输入流的一或多个目标部分与存储在所述预定位置处的所述内容之间的比较。7.根据权利要求6所述的设备，其进一步包括：外部连接器，其电耦合到所述启用电路的输出，其中所述启用电路的所述输出包括故障监视器信号，所述故障监视器信号表示所述输入流的一或多个目标部分与存储在所述预定位置处的所述内容的所述比较的实时输出，及所述外部连接器经配置以实时将所述故障监视器信号提供到所述外部装置。8.根据权利要求6所述的设备，其中所述启用电路包括第一启用电路，所述标志包括第一标志，并且所述标志是表示所述输入流的第一目标部分与存储在所述预定位置处的所述内容之间的所述比较的第一标志，所述设备进一步包括：第二启用电路，其耦合到所述测试验证电路并且经配置以基于第二比较信号而生成第二标志，其中所述第二启用电路使用所述第二比较信号来生成所述第二标志，所述第二标志表示所述输入流的第二目标部分与存储在所述预定位置处的所述内容之间的比较。9.根据权利要求8所述的设备，其进一步包括：复位电路，其耦合到所述第一启用电路及所述第二启用电路，所述复位电路经配置以基于复位标志复位所述第一及第二标志。10.根据权利要求8所述的设备，其进一步包括：OR电路，其经配置以(1)接收来自所述第一启用电路的第一输出及来自所述第...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：