IC内置基板的制造方法技术

本发明专利技术提供一种ＩＣ内置基板的制造方法，该方法不会对嵌入到树脂层中的半导体ＩＣ芯片带来由热和加重（应力）所造成的损伤，还能应对衬垫电极数的增加和细间距化。首先，通过光刻和蚀刻来选择性地去除设于芯基板（１１）的两面上的铜箔（１２），从而在芯基板（１１）上形成布线和焊盘这样的导电图形（１３）。接着，通过将半导体ＩＣ芯片（１４）面朝上安装于芯基板（１１）上的规定区域后，将其嵌入树脂薄片（１６）内。然后，通过用保形加工选择性地去除形成于树脂薄片（１６）的表面上的铜箔（１７），从而形成用于形成通孔的掩模图形。之后，通过以实施了保形加工的铜箔（１７）为掩模的喷砂处理，形成通孔（１９）。

【技术实现步骤摘要】

本专利技术涉及IC内置基板的制造方法，特别涉及内置有IC的多层基板的通孔形成方法。
技术介绍
以往作为印刷布线基板的高密度安装结构，公知有将印刷布线基板做成多层结构，并且在其内部内置半导体IC芯片的结构(参照日本特开2001-237347号公报)。另外，作为使内置于印刷布线基板的半导体IC芯片的衬垫(pad)电极露出的方法，例如有通过激光加工在衬垫电极的正上方形成通孔的方法(参照日本特开平9-321408号公报)和研磨半导体IC芯片的嵌入树脂层的整个面来露出衬垫电极的方法(参照日本特开2001-250902号公报)。在通过激光加工形成通孔来使衬垫电极露出的方法中(日本特开平9-321408号公报)，具有如下问题。首先，在半导体IC芯片的衬垫电极的正上方形成通孔时，如果与通常的IC内置基板的通孔同样地通过激光加工来形成，则由于对半导体IC芯片直接施加热冲击，所以会具有损伤半导体IC芯片，使成品率恶化的问题。特别是由于半导体IC芯片的衬垫电极以细间距进行排列，所以要求非常高的加工精度，有时无法用激光装置进行应对。进而，由于通孔的数量伴随半导体IC芯片的衬垫电极的数量增加而增加，所以具有激光装置的生产能力发生变动，生产性恶化的问题。另一方面，在通过研磨嵌入树脂层的整个面来使半导体IC芯片的衬垫电极露出的方法中(日本特开2001-250902号公报)，具有如下问题。首先，由于在对嵌入树脂的整个面进行研磨时对基板施加荷重，所以具有有时会损伤半导体IC芯片，使成品率恶化的问题。另外，研磨量的条件设定范围较窄，将研磨参差控制在最小是非常困难的。而且，在嵌入衬垫电极的高度不同的半导体IC芯片时，无法露出所有的衬垫电极。还有，在使用半加成来进行衬垫电极和布线图形的电连接时，需要在所研磨的树脂面上按顺序进行无电场电镀和电解电镀，但由于所研磨的树脂面与无电场之间的密合强度较低，所以产生可靠性的恶化。而且，由于内置于基板中的半导体IC芯片与其他电子部件不同，部件单价为高价的较多，所以要求不损伤IC芯片，成品率较好的稳定的制造方法。
技术实现思路
因此，本专利技术的目的在于提供一种半导体IC内置基板的制造方法，该半导体IC内置基板的制造方法不会对嵌入到树脂层中的半导体IC芯片带来热和加重(应力)所造成的损伤，还能应对衬垫电极数的增加和细间距化，即使在采用半加成形成导电图形时也能充分确保树脂面和电镀面的密合强度。本专利技术的上述目的可通过一种IC内置基板的制造方法来实现，该IC内置基板的制造方法具有将至少具有衬垫电极的IC芯片嵌入到绝缘层中的第1工序；在上述绝缘层的表面上形成至少具有位于上述IC芯片的上述衬垫电极的正上方的第1开口和位于上述IC芯片的安装区域之外的区域上的第2开口的金属层的第2工序；以及以上述金属层作为掩模用喷砂处理来选择性地去除上述绝缘层，从而形成对应于上述第1开口的第1通孔和对应于上述第2开口的第2通孔的第3工序。在本专利技术中，优选上述第3工序包含在使形成于上述IC芯片的安装区域之外的区域上的导电图形露出的位置上形成上述第2通孔的工序。由此，由于可以将上述第2通孔形成为非贯穿型的通孔，导电图形作为挡块发挥作用，所以可以吸收通孔的高低差异所导致的研削量的变动，可以拓宽研削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保充分的布线强度。其中，上述第2通孔也可以是完全贯穿多层基板整体的贯穿型的通孔。在本专利技术中，优选上述第2开口的直径大于上述第1开口的直径。由于通常第2通孔比第1通孔要深，所以通过使第2开口的直径大于第1开口的直径，可以充分确保通孔底部的直径。在本专利技术中，优选在上述IC芯片和上述金属层之间设有至少具有位于上述IC芯片的上述衬垫电极的正上方的第3开口的其他金属层，上述第3工序通过以上述金属层和上述其他金属层作为掩模的喷砂处理来形成上述第1通孔。特别是优选上述第3开口的直径小于上述第1开口的直径。由此，可以形成加工精度更高的通孔，可以应对IC芯片进一步的细间距化。在本专利技术中，优选上述第3工序包括如下的工序通过激光加工在上述第2开口的形成位置上形成了第2通孔之后，以上述金属层作为掩模进行喷砂处理。由此，可以同时进行在IC芯片的衬垫电极的正上方形成第1通孔的工序和去除激光加工所形成的通孔内部的胶渣的工序。在本专利技术中，上述第1工序也可以包括将其它电子部件，特别是无源元件的芯片部件与上述IC芯片一起嵌入到上述绝缘层中的工序。将其它电子部件与IC芯片一起嵌入时，伴随内置元件的增加，加工孔数也进一步增加，衬垫电极的高度也各种各样，但根据本专利技术，不会因为加工孔数的增加而使生产效率降低，不会因为研磨时的应力而损伤元件，可以吸收通孔的高低差异所带来的研削量的变动。即，根据本专利技术，可以应对以往难以处理的伴随内置元件的增加而产生的各种问题。而且，无源元件的芯片部件可以是无源元件单体，可以是阵列，也可以是RLC的复合部件。根据本专利技术，在嵌入半导体IC芯片之后进行保形加工，之后使用喷砂处理作为使半导体IC芯片的衬垫电极露出的工序，从而可以高精度地形成通孔形成用的掩模，并且可以解决激光加工带来的各种问题。即，可以防止热带来的电子部件的损伤，还可以防止加工孔的数量增加带来的生产效率的恶化，也能应对半导体IC芯片的细间距性的电极排列。另外，关于研磨等带来的在绝缘层的整面研削时的问题，可以通过如下内容来解决。即，可以防止加重(应力)所造成的电子部件的损伤，由于金属层作为挡块发挥作用，所以可以吸收通孔的高低差异造成的研削量的变动，可以拓宽研削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保充分的布线强度。附图说明图1表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(准备芯基板11)的大致剖面图。图2表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(形成导电图形13)的大致剖面图。图3表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(安装半导体IC芯片14)的大致剖面图。图4表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(包覆一面带有铜箔的树脂薄片15)的大致剖面图。图5表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(保形加工)的大致剖面图。图6表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(喷砂处理)的大致剖面图。图7表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(形成基底导电层20)的大致剖面图。图8表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(电镀)的大致剖面图。图9表示本专利技术的第1实施方式涉及的IC内置基板的制造方法的一个工序(形成导电图形22)的大致剖面图。图10表示本专利技术的第2实施方式涉及的IC内置基板的制造方法的一个工序(准备多层基板25)的大致剖面图。图11表示本专利技术的第2实施方式涉及的IC内置基板的制造方法的一个工序(安装半导体IC芯片14B)的大致剖面图。图12表示本专利技术的第2实施方式涉及的IC内置基板的制造方法的一个工序(包覆一面带有铜箔的树脂薄片15)的大致剖面图。图13表示本专利技术的第2实施方式涉及的IC内置基板的制造方法的一个工序(保形加工)的大致剖面图。图1本文档来自技高网...

【技术保护点】
一种ＩＣ内置基板的制造方法，其特征在于，该ＩＣ内置基板的制造方法具有：　　　　至少将具有衬垫电极的ＩＣ芯片嵌入到绝缘层中的第１工序；　　　　在上述绝缘层的表面上形成至少具有位于上述ＩＣ芯片的上述衬垫电极的正上方的第１开口和位于上述ＩＣ芯片的安装区域之外的区域上的第２开口的金属层的第２工序；以及　　　　以上述金属层作为掩模用喷砂处理来选择性地去除上述绝缘层，从而形成对应于上述第１开口的第１通孔和对应于上述第２开口的第２通孔的第３工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：长瀬健司，川畑贤一，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：JP[日本]