一种基于MPSoC的智能存储平台制造技术

本发明专利技术涉及一种基于MPSoC的智能存储平台，包括一个FPGA模块、内部存储模块、存储拓展模块、电源模块、时钟模块、接口模块；通过PCIe

【技术实现步骤摘要】
一种基于MPSoC的智能存储平台


[0001]本专利技术涉及计算机存储领域，尤其涉及一种基于MPSoC的智能存储平台。

技术介绍

[0002]随着信息技术高速的发展，数据存储系统的使用越来越广泛，它在科研、医疗、工业等行业中已经成为不可替代的设备，因此数据的高速采集和实时存储技术在数字信号处理中显得越来越重要。在保证稳定性的条件下，都在尽可能提高数据读写速率和储存容量。伴随FPGA器件的高系统集成度和可靠性不断提高，采用FPGA芯片实现电路设计制造已成为一种高效可靠的方案，在军工、工业、商业等领域得到越来越广泛的应用。
[0003]但现有的智能存储技术中，主流的硬件平台采用CPU/ARM+FPGA或者CPU/ARM+交换机芯片+FPGA的多核硬件架构，这种架构下的智能存储平台具有非常强大的运算能力和灵活性。但是存在以下缺陷：由于采用多核的硬件架构，每个CPU/ARM、FPGA等都有复杂的外围电路，因此这种架构无法实现小型化的要求，集成度低、尺寸大；多核心芯片间接口的传输速率往往受到最低速率核心芯片的影响，导致存储平台的整体性能下降；多核心的架构必然会增加元器件成本，增加印制电路板层数，增加外围器件数量，不利于成本控制。
[0004]Zynq UltraScale+MPSoC是Xilinx推出的第二代多处理器SoC器件，采用了16nm芯片工艺，集成了多核应用处理器(四核ARM Cortex
‑
A53应用处理器)、多核实时处理器(双核ARM Cortex
‑
R5实时处理器)、可编程逻辑资源。

技术实现思路

[0005]为解决上述技术问题，本专利技术提供了一种基于MPSoC的智能存储平台。
[0006]要求保护的技术方案为：
[0007]一种基于MPSoC的智能存储平台，包括：一个FPGA模块、内部存储模块、存储拓展模块、电源模块、时钟模块、接口模块；
[0008]所述FPGA模块、内部存储模块、存储拓展模块、电源模块、时钟模块、接口模块之间通过高速连接器连接；其中高速连接器可以选自电连接器或光纤连接器中的一种或多种；
[0009]所述FPGA模块采用MPSoC，具体型号为XCZU19EG
‑
2FFVC1760I；
[0010]所述FPGA模块通过上电加载程序，且FPGA模块加载程序的方式有以下五种：SD卡程序引导模式；QSPI Flash程序引导模式；EMMC程序引导模式；UART程序加载模式；JTAG程序加载模块；
[0011]所述内部存储模块包含FPGA PS端的一组DDR4以及PS端一组DDR4存储模块、2个QSPI FLASH存储模块、1个EMMC存储模块、1个SD卡存储模块。
[0012]所述存储拓展模块包含4个基于PCIe 3.0
×
4的M.3(XMC接口)标准存储盘，单个M.3标准存储盘存储的存储容量可达到4T。
[0013]所述电源模块包含DC
‑
DC芯片和LDO芯片，采用12V电源输入，通过电源模块为板卡其他模块提供电压支持。
[0014]所述时钟模块包含晶振和时钟芯片。
[0015]所述接口模块包含2个USB2.0接口、1个USB3.0接口、1个千兆以太网接口、2个SFP+光模块接口、1个FPGA JTAG接口、1个PCIe
×
16模式的金手指(从设备)。
[0016]参阅附图1，本专利技术主要采用基于MPSoC的FPGA中PCIe核，通过PCIe
×
16金手指与主设备进行数据交互，然后依次或同时将数据传输到4个M.3固态存储盘，实现智能存储功能。
[0017]本专利技术所采用的ZynqUltraScale+MPSoC第一级初始化boot是先从进程系统Processing System(简称PS)启动，支持RSA签名和AES认证。在初始化Boot确认整个器件的安全性之后再加载可编程逻辑Progarmmable Logic(简称PL)配置。用户可以把MPSoC的片上PL看成处理器的外设，可用于应用加速或其它差异化的处理。MPSoC的各子系统和PL可以完全关电或进行动态电源管理按需开关。MPSoC的PS里面的处理器核均可独立供电。
[0018]MPSoC的PS包含有：一个四核64位ARM Cortex
‑
A53处理器，带L1和L2级缓存和纠错(ECC)功能，可单独上电和关电；缓存(Cache)一致性互联单元为PS和PL提供双向Cache一致性保证；系统内存管理(System memory manage unit，简称SMMU)单元用于PS和PL虚拟内存管理；双核ARM Cortex
‑
R5F处理器(带浮点扩展)，可运行在锁步模式或独立工作模式，包含Cache和带ECC的存储，可成对关电；ARM Mali
‑
400 MP2 GPU用于2D/3D图形显示，带支持一路或两路4Kp30视频流的DP接口；H.265/264视频编解码器，10位像素深度下支持4Kp60编解码；基于三冗余处理器的配置和电源管理单元；DDR控制器支持ECC功能的DDR3/4和LPDDR3/4SDRAM，ZynqUltraScale+MPSoC的PS和PL共享SDRAM空间；硬核外设包括：GigE、USB3.0、SATA3.0、SPI、IIC、CAN、UART和Flash控制器(QSPI
‑
NOR、SD、eMMC、ONFI NAND)。
[0019]MPSoC的PS由两个处理子系统构成：双核Cortex
‑
R5F实时处理子系统，包括低功耗域的锁步实时处理单元(RPU)；应用子系统含一个基于四核、64位ARM Cortex
‑
A53处理器的RPU，工作在全功耗域。MPSoC使用一个独立的功耗域用于PL和电池供电域。
[0020]本专利技术所提供的一种基于MPSoC的智能存储平台，与现有技术相比具有以下有益效果：采用Zynq UltraScale+MPSoC的FPGA作为智能存储平台的核心处理器，采用该异构芯片代替传统的CPU/ARM+FPGA或者CPU/ARM+交换机芯片+FPGA的多核架构，集成度更高。
[0021]同时，采用该FPGA进行设计，避免了多个核心芯片之间的信号交互，数据链路更直接，外设器件更精简，实现了高速率、低成本的设计。
附图说明
[0022]附图以示例而非限制的方式大体示出了本文中所讨论的实施例。
[0023]图1为基于MPSoC的智能存储平台功能框架图；
[0024]图2为基于MPSoC的模块结构框架图；
具体实施方式
[0025]为了能够更加详尽地了解本专利技术实施例的特点与
技术实现思路
，下面结合附图对本专利技术实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本专利技术实施例。
[0026]本实施例提供了一种基于MPSoC片上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于MPSoC的智能存储平台，其特征在于，包括：一个FPGA模块、内部存储模块、存储拓展模块、电源模块、时钟模块、接口模块；所述FPGA模块、内部存储模块、存储拓展模块、电源模块、时钟模块、接口模块之间通过高速连接器连接；所述FPGA模块采用MPSoC，具体型号为XCZU19EG
‑
2FFVC1760I；所述FPGA模块通过上电加载程序；所述内部存储模块包含FPGA PS端的一组DDR4以及PS端一组DDR4存储模块、2个QSPI FLASH存储模块、1个EMMC存储模块、1个SD卡存储模块；所述存储拓展模块包含4个基于PCIe 3.0
×
4的M.3标准存储盘，单个M.3标准存储盘存储的存储容量可达到4T；所述电源模块包含DC
‑
DC芯片和LDO芯片，采用12V电源输入，通过电源模块为板卡的其他模块提供电压支持；所述时钟模块包含晶振和时钟芯片；所述接口模块包含2个USB2.0接口、1个USB3.0接口、1个千兆以太网接口、2个SFP+光模块接口、1个FPGA JTAG接口、1个PCIe
×
16模式的金手指。2.根据权利要求1所述的一种基于MPSoC的智能存储平台，其特征在于：所述高速连接器为光...

【专利技术属性】
技术研发人员：王武良，刘兴斌，
申请(专利权)人：武汉麓谷科技有限公司，
类型：发明
国别省市：