一种基板的制造方法技术

本发明专利技术公开了一种基板的制造方法，其包括：提供具有复数个导电凸块的第一导电薄膜，并固定一个元件于第一导电薄膜上，元件具有复数个电极，且导电凸块与电极电性连接；另外，提供具有容置空间的芯板，且芯板上下侧具有内层线路；接着，将元件埋入容置空间，再形成一个绝缘部以包覆元件、芯板及芯板上下侧的内层线路，第一导电薄膜位于元件下方，并在元件上方处形成第二导电薄膜于绝缘部上；然后形成复数个通孔以贯穿第二导电薄膜、绝缘部、芯板与第一导电薄膜；接着，形成导电层于通孔的侧壁上，再图案化第一导电薄膜和第二导电薄膜，以形成外层线路；最后形成防焊层于外层线路上。

【技术实现步骤摘要】

本专利技术涉及，特别是一种内埋无源元件的基板的制造方法。
技术介绍
随着通讯电子产品的日益进步，轻薄短小和高功能化产品已是市场主流趋势，缩小零组件体积与使用数目遂成为产品设计与应用的重点。系统封装(System in Package)具有缩小封装面积、高速化、开发周期短及生产成本低等优势，已成为取代传统个别封装系统的主流技术。整个系统封装分为整合型基板与高密度互连二大主轴，其中整合型基板强调基板的高功能及整合特性，将无源元件内埋入基板，最终希望能将有源元件及光传导通路也一起埋入基板。高密度互连技术则在强调通过特殊的材料(例如纳米材料)及制造方法，将互连间距由现有的160微米下降到100微米以下。在有限的基板空间内，缩小或埋入无源元件以创造更多空间来架构有源元件为目前厂商视为模块化的重要技术。一般而言，内埋元件基板技术的封装整合，可以用来取代传统离散式无源元件(例如电容、电阻及电感等)，以新的功能性高分子复合材料技术，将无源元件以涂布、网印、压合、蚀刻等方式，埋藏在电路板的内层中。内层的材料与叠层结构可以依照实际应用时之电路特性与需求来作选择。传统将无源元件堆栈在基板外侧(可能是基板的上下两侧)，可想而知有整体组件厚度较大的缺点。而相比于此，将无源元件内埋至基板的优点众多，除了可省下基板表面的空间使基板所需之表面积缩小和整体组件厚度倍减之外，还可因无源元件埋至基板内而大幅减少电路板之焊锡接点，降低因高频所产生不必要的寄生效应，进而提升射频模块在高频的电气响应，并增加模块制作与组装的良率与可靠度；也由于上述的优点，使制造成本大幅降低。以目前无源零件的数量每年增长30％，同时基板面积以每年缩小30％的发展趋势下，传统离散式无源零件的更新替换势在必行。因此如何将元件精准地埋入基板内以形成一种稳定的基板结构，已为相关业界努力研发的重要目标之一。
技术实现思路
本专利技术的目的在于提供，该方法包括以下步骤提供第一导电薄膜，并形成复数个导电凸块于第一导电薄膜上；固定一个元件于第一导电薄膜上，元件具有复数个电极，且导电凸块与电极电性连接；提供一个芯板(Core)，芯板之上下侧具有内层线路；形成容置空间(Receiving Cavity)于芯板处；将元件埋入容置空间，再形成一个绝缘部以包覆元件、芯板及芯板上下侧的内层线路，第一导电薄膜位于元件下方，并在元件上方处形成第二导电薄膜于绝缘部上；形成复数个通孔(Through Hole)以贯穿第二导电薄膜、绝缘部、芯板与第一导电薄膜；形成导电层于通孔的侧壁上；图案化第一导电薄膜和第二导电薄膜，以形成外层线路；及形成防焊层(Solder Mask)于外层线路上。附图说明图1A至图1J表示了依照本专利技术一个较佳实施例的内埋元件的基板的制造方法。其中，附图标记说明如下11第一导电薄膜12导电凸块13元件132电极14芯板141第一表面142第二表面15内层线路16容置空间17第一介电层173孔洞18第二介电层 19第二导电薄膜21通孔211导电层22外层线路23防焊层23a第一焊料层23b第二焊料层具体实施方式请参考图1A至图1J，其表示了依照本专利技术一个较佳实施例的内埋元件的基板的制造方法。首先，提供第一导电薄膜11，并形成复数个导电凸块12于第一导电薄膜11上，如图1A所示。在此较佳实施例中，以铜箔作为第一导电薄膜11，并利用印刷方式将铜膏印制于铜箔上以作为导电凸块12。铜膏主要是由玻璃和铜粉所组成。接着，将元件13固定于第一导电薄膜11上，并使元件13的电极132与导电凸块12电性连接，如图1B所示。实际应用时，可以先将元件(例如是电容、电感或电阻等无源元件)13放置于铜箔上，且让元件13的电极132与作为导电凸块12的铜膏接触，再将铜箔连同元件13以高温加热方式烧结(Sintering)铜膏，使元件13固定于铜箔上。在实施例中，烧结铜膏的温度范围约为900度。另外，提供芯板(Core)14，且芯板14的上下侧具有内层线路15，如图1C所示。在此实施例中，可以在芯板14的第一表面141和第二表面142各镀上一层导电层，导电层的材料可以是任何金属，在此则以铜膜作为导电层。之后，利用曝光、显影和蚀刻等方式使导电层图案化，以形成内层线路15。芯板14的材料可以是玻璃纤维布或非玻璃纤维布(如ABF)。之后，形成容置空间(Receiving Cavity)16于芯板14上，如图1D所示。形成容置空间16的方法有很多种，在此实施例中以机械钻孔(Machine Drilling)的方式形成。而容置空间16的实际大小则根据将要埋入基板的元件13的尺寸而定。另外，在此实施例中还需在一片绝缘材料(即后面所提及的第一介电层17)上形成一孔洞173，如图1E所示。同样，可利用机械钻孔来完成破孔，而孔洞173的大小与元件13的尺寸相对应。接着，将元件13埋入容置空间16，并形成一绝缘部(即后面所提及的第一介电层17和第二介电层18)以包覆元件13、芯板14及芯板14上下侧的内层线路15，其中，第一导电薄膜11位于元件13的下方，并在元件13上方的绝缘部处形成第二导电薄膜19以与第一导电薄膜11相对应。在此实施例中，是将具有内层线路15的芯板(如图1C所示)14对应地放置于第一导电薄膜11的上方，使容置空间16与元件13的位置相对应，并且在第一导电薄膜11和芯板14之间放入具有孔洞173的第一介电层17，在芯板14上侧提供第二介电层18，并在第二介电层18的上方提供第二导电薄膜19，所形成之堆栈体(Stack-Up Object)如图1F所示。其中，第二导电薄膜19的材料可以是与第一导电薄膜11的材料相同的铜箔。如图1F所示的堆栈体，元件13较佳地放置在容置空间16下方的位置，接着压合堆栈体，使元件13由下而上埋入容置空间16内，如图1G所示。其中，可利用高温高压的操作条件压合堆栈体。压合步骤后，第一介电层17与第二介电层18构成绝缘部，以包覆元件13、芯板14及内层线路15。其中，第一介电层17和第二介电层18的材质可以是聚丙烯(Polypropylene，PP)。由于堆栈体是在高温高压下进行压合，聚丙烯在热压过程中会软化而具流动性，若第一导电薄膜11的导电凸块12在聚丙烯的下方，其填补缝隙的能力较佳。因此，在使用聚丙烯作为第一介电层17和第二介电层18时(如此实施例的图式所示)，可让元件13由下而上埋入容置空间16内。在堆栈体完成压合后，接着形成复数个通孔(Through Hole)21以贯穿第二导电薄膜19、第二介电层18、芯板14、第一介电层17与第一导电薄膜11，如图1H所示。在实际应用中可采用机械钻孔(Machine Drilling)方式形成通孔21。然后，在通孔21的侧壁上形成导电层211，再图案化第一导电薄膜11和第二导电薄膜19以形成外层线路22，如图1I所示。其中，可利用电镀方式(Plating)在通孔21侧壁上披覆一层薄薄的铜膜，以作为导电层211，并对第一导电薄膜11和第二导电薄膜19进行曝光、显影、蚀刻等步骤，以形成基板的外层线路22。最后，形成防焊层(Solder Mask)23于外层线路22上，如图1J中所示的第一焊料层23a和第二焊料层23b分别形成于图案化的第一导本文档来自技高网...

【技术保护点】
一种基板的制造方法，其特征在于包括以下步骤：提供第一导电薄膜，并形成复数个导电凸块于所述第一导电薄膜上；固定元件于所述第一导电薄膜上，所述元件具有复数个电极，且所述各导电凸块与所述各电极电性连接；提供芯板（Ｃｏｒｅ） ，所述芯板的上下侧具有一内层线路；形成容置空间（ＲｅｃｅｉｖｉｎｇＣａｖｉｔｙ）于所述芯板；将所述元件埋入所述容置空间，再形成绝缘部以包覆所述元件、所述芯板及其上下侧的所述各内层线路，所述第一导电薄膜位于所述元件的下方， 并在所述元件的上方处形成第二导电薄膜于所述绝缘部上；形成复数个通孔（ＴｈｒｏｕｇｈＨｏｌｅ）以贯穿所述第二导电薄膜、所述绝缘部、所述芯板与所述第一导电薄膜；形成导电层于所述各通孔的侧壁上；图案化所述第一导电薄膜和 所述第二导电薄膜，以形成外层线路；及形成防焊层（ＳｏｌｄｅｒＭａｓｋ）于所述外层线路上。

【技术特征摘要】

【专利技术属性】
技术研发人员：王永辉，洪清富，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]