本发明专利技术提供一种半导体装置，能够减少损失。实施方式的半导体装置具备：第1电极；第1半导体层，设置在二极管区域，包括在沿着第1电极的上表面的第1方向上交替地排列的第1导电形的多个第1半导体部分以及第2导电形的多个第2半导体部分；上述第2导电形的第2半导体层，设置在IGBT区域；以及上述第1导电形的第3半导体层，设置在上述第1半导体层上，在从上述第1电极朝向上述第1半导体层的第2方向上杂质浓度成为最大的第1位置，与第3位置相同或者比上述第3位置靠下方，该第3位置是在上述第2方向上从上述第1电极的上表面分离了上述第1半导体部分的杂质浓度成为最大的第2位置与下端之间的距离的3倍长度的位置。的距离的3倍长度的位置。的距离的3倍长度的位置。
【技术实现步骤摘要】
半导体装置
[0001]本申请享受以日本专利申请2021
‑
154349(申请日：2021年9月22日)为基础申请的优先权。本申请通过参照该基础申请而包含该基础申请的全部内容。
[0002]实施方式涉及一种半导体装置。
技术介绍
[0003]一直以来，已知有设定了二极管区域以及IGBT(Insulated Gate Bipolar Transistor)区域的RC
‑
IGBT(Reverse Conducting
‑
IGBT)。在RC
‑
IGBT中，能够使从IGBT区域的发射极侧朝向集电极侧的回流电流流向二极管区域。
技术实现思路
[0004]实施方式提供一种能够降低损失的半导体装置。
[0005]实施方式的半导体装置是设定有二极管区域以及IGBT区域的半导体装置。上述半导体装置具备：第1电极，设置在上述二极管区域以及上述IGBT区域；第1半导体层，在上述二极管区域中设置在上述第1电极上，包括在沿着上述第1电极的上表面的第1方向上交替地排列的第1导电形的多个第1半导体部分以及第2导电形的多个第2半导体部分；上述第2导电形的第2半导体层，在上述IGBT区域中设置在上述第1电极上；上述第1导电形的第3半导体层，在上述二极管区域中设置在上述第1半导体层上，在从上述第1电极朝向上述第1半导体层的第2方向上上述第3半导体层的杂质浓度成为最大的第1位置，与第3位置相同或者比上述第3位置靠下方，上述第3位置是从上述第1电极的上表面分离在上述第2方向上上述第1半导体部分的杂质浓度成为最大的第2位置与上述第3半导体层的下端之间的距离的3倍长度的位置；上述第1导电形的第4半导体层，在上述二极管区域中设置在上述第3半导体层上，在上述IGBT区域中设置在比上述第2半导体层靠上方的位置；上述第2导电形的第5半导体层，在上述二极管区域以及上述IGBT区域中设置在上述第4半导体层上；上述第1导电形的第6半导体层，在上述IGBT区域中设置在上述第5半导体层的上层部；第2电极，在上述IGBT区域中从上述第6半导体层朝向上述第4半导体层延伸，并与上述第6半导体层、上述第5半导体层以及上述第4半导体层相邻；第3电极，在上述二极管区域中设置在上述第5半导体层上，在上述IGBT区域中设置在上述第6半导体层上；以及绝缘膜，设置在上述第2电极与上述第3电极之间、上述第2电极与上述第6半导体层之间、上述第2电极与上述第5半导体层之间以及上述第2电极与上述第4半导体层之间。
附图说明
[0006]图1是表示第1实施方式的半导体装置的俯视图。
[0007]图2是图1的A
‑
A
’
线的截面图。
[0008]图3是图2的B
‑
B
’
线的截面图。
[0009]图4是表示图2的点P1与点P2之间的杂质浓度分布的一例的曲线图。
[0010]图5是表示图2的点P1与点P2之间的杂质浓度分布的另一例的曲线图。
[0011]图6是表示在为了形成n形的阴极层而进行了离子注入时的离子注入分布的峰值pmax在Z方向上的位置与正向电压Vf之间的关系的模拟结果的曲线图。
[0012]图7是表示UC层的间距P与开关损失Err之间的关系的模拟结果的曲线图。
[0013]图8的(a)是表示使为了形成p形半导体层而进行了离子注入时的剂量Qd变化的情况下的正向电压Vf与反向恢复电流Irr之间的关系的模拟结果、以及优选的正向电压Vf与反向恢复电流Irr之间的关系的曲线图，图8的(b)是表示能够得到图8的(a)的优选的正向电压Vf附近的正向电压Vf的剂量Qd的范围的曲线图。
[0014]图9是表示第2实施方式的半导体装置的截面图。
具体实施方式
[0015]以下，参照附图对各实施方式进行说明。另外，附图是示意性或者概念性的图，各部分的厚度与宽度之间的关系、部分之间的大小比例等并不一定限于与实际情况相同。此外，即便在表示相同部分的情况下，也存在根据附图而使彼此的尺寸、比例不同地表示的情况。进而，在本说明书以及各附图中，对于与已说明过的附图中的要素相同的要素赋予相同的符号而适当省略详细说明。
[0016]此外，在以下，为了使说明容易理解而使用XYZ正交坐标系对各部分的配置以及构成进行说明。X轴、Y轴、Z轴相互正交。此外，将X轴所延伸的方向设为“X方向”，将Y轴所延伸的方向设为“Y方向”，将Z轴所延伸的方向设为“Z方向”。此外，为了使说明容易理解，将Z方向中的箭头方向设为上方，将其相反方向设为下方，但这些方向与重力方向无关。
[0017]此外，在以下，+、
‑
的表述表示各导电形中的杂质浓度的相对高低。具体而言，附加有“+”的表述表示杂质浓度的最大值比未附加“+”和
“‑”
任一个的表述高。附加有
“‑”
的表述表示杂质浓度的最大值比未附加“+”和
“‑”
任一个的表述低。此处，所谓“杂质浓度”是指，在各个区域中包含成为施主的杂质和成为受主的杂质的双方的情况下，表示这些杂质相互抵消后的净杂质浓度。
[0018]<第1实施方式>
[0019]首先，对第1实施方式进行说明。
[0020]图1是表示本实施方式的半导体装置的俯视图。
[0021]图2是图1的A
‑
A
’
线的截面图。
[0022]图3是图2的B
‑
B
’
线的截面图。
[0023]本实施方式的半导体装置100是RC
‑
IGBT。如图1所示，在半导体装置100中设定有二极管区域S1以及IGBT区域S2。在半导体装置100中例如设定有多个二极管区域S1以及多个IGBT区域S2，多个二极管区域S1与多个IGBT区域S2在X方向上交替地排列。
[0024]如图2所示，在本实施方式中，半导体装置100具备下部电极110、UC(Universal Contact)层121、p
+
形的集电极层122、n形的阴极层123、n形半导体层124、p形半导体层125、p
+
形的接触层126、n
+
形的发射极层127、多个内部电极130、多个栅电极140、上部电极150、多个绝缘膜161以及多个绝缘膜162。以下，对半导体装置100的各部进行详细叙述。
[0025]下部电极110由金属材料等导电材料构成。下部电极110设置于半导体装置100的
下表面的大致整个区域。即，下部电极110遍及二极管区域S1以及IGBT区域S2设置。下部电极110在二极管区域S1中作为阴极电极发挥功能，在IGBT区域S2中作为集电极电极发挥功能。下部电极110的上表面以及下表面与XY平面大致平行。
[0026]在本实施方式中，UC层121配置在本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，设定有二极管区域以及IGBT区域，具备：第1电极，设置在上述二极管区域以及上述IGBT区域；第1半导体层，在上述二极管区域中设置在上述第1电极上，包括在沿着上述第1电极的上表面的第1方向上交替地排列的第1导电形的多个第1半导体部分以及第2导电形的多个第2半导体部分；上述第2导电形的第2半导体层，在上述IGBT区域中设置在上述第1电极上；上述第1导电形的第3半导体层，在上述二极管区域中设置在上述第1半导体层上，在从上述第1电极朝向上述第1半导体层的第2方向上上述第3半导体层的杂质浓度成为最大的第1位置，与第3位置相同或者比上述第3位置靠下方，该第3位置是从上述第1电极的上表面分离了在上述第2方向上上述第1半导体部分的杂质浓度成为最大的第2位置与上述第3半导体层的下端之间的距离的3倍长度的位置；上述第1导电形的第4半导体层，在上述二极管区域中设置在上述第3半导体层上，在上述IGBT区域中设置在比上述第2半导体层靠上方的位置；上述第2导电形的第5半导体层，在上述二极管区域以及上述IGBT区域中设置在上述第4半导体层上；上述第1导电形的第6半导体层，在上述IGBT区域中设置在上述第5半导体层的上层部；第2电极，在上述IGBT区域中从上述第6半导体层朝向上述第4半导体层延伸，且与上述第6半导体层、上述第5半导体层以及上述第4半导体层相邻；第3电极，在上述二极管区域中设置在上述第5半导体层上，在上述IGBT区域中设置在上述第6半导体层上；以及绝缘膜，设置在上述第2电极与上述第3电极之间、上述第2电极与上述第6半导体层之间、上述第2电极与上述第5半导体层之间以及上述第2电极与上述第4半导体层之间。2.根据权利要求1所述的半导体装置，其中，上述第3半导体层为，杂质浓度从上述第3半导体层的上述下端朝向上述第3半导体层的上述下端与上端之间的中间点逐渐增加，杂质浓度在上述中间点成为最大，杂质浓度从上述中间点朝向上述上端逐渐减少。3.根据权利要求1所述的半导体装置，其中，上述第3半导体层为，杂质浓度在上述下端成为最大，杂质浓度从上述下端朝向上述第3半导体层的上端逐渐减...
【专利技术属性】
技术研发人员：松下宪一，北川光彦，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。