多层布线基板及其制造方法技术

本发明专利技术提供一种布线设计的自由度高从而能够实现高密度布线的多层布线基板，和用于简便地制造这种多层布线基板的制造方法。该多层布线基板在芯基板上介在电气绝缘层具有两层以上的布线，其中，作为芯基板使用具备填充了导电物质的、正反面导通的多个通孔的基板；所述通孔，其开口直径在１０～１００μｍ的范围内、且设置有绝缘膜以及导电物质扩散防止层，介在该绝缘膜将导电物质填充在通孔内；介在电气绝缘层形成在该芯基板上的第一层布线通过过孔与填充在所述通孔内的导电物质相连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及多层布线基板以及其制造方法，尤其涉及用于搭载半导体晶片的形成高密度布线的多层布线基板、和用于制造这样的多层布线基板的制造方法。
技术介绍
近年来，在电子设备的高性能化、小型化、轻量化的进程中谋求半导体封装体的小型化、多引脚化、外部端子的微小间距化，从而对高密度布线基板的要求变得越来越高。因此，开始将LSI(大规模集成电路)直接安装至印刷电路布线基板、或者将CSP(Chip Size Package)、BGA(Ballgrid Array)安装至印刷电路布线基板。于是，为了使印刷电路布线基板也能应对高密度化开始使用由积层法制作出的多层布线基板，所述积层法为每一层都介在电气绝缘层地在芯基板上层叠多层配线和过孔(ビア)。在现有的一般积层多层布线基板中使用一种芯基板，其形成为在绝缘基板上通过钻孔设置通孔，在该通孔的内侧实施金属电镀，并在通孔内填充树脂或者导电浆料(日本特开平9-130050号公报)。该芯基板通过通孔导通正反面，通过在该芯基板上介在电气绝缘层多层地层叠布线而制作出多层布线基板。另外，最近开发出一种堆叠构造的多层布线基板，其对填充了树脂的通孔进行加盖电镀(为了堵塞通孔的开口部分而形成电镀层)，在上述的加盖电镀部分的正上方设置过孔，进而在该过孔上再配置过孔(日本特开2003-23251号公报)。专利文献1日本特开平9-130050号公报专利文献2日本特开2003-23251号公报
技术实现思路
但是，现有的通孔的形成是由钻孔加工进行的，所以不能使通孔的开口直径小于钻头直径，而在使用细微钻头的钻孔加工中钻头的破损频率较高。因此，存在通孔的细微化困难从而布线设计的自由度被限制这样的问题。另外，在对填充了树脂的通孔进行加盖电镀的结构中，由于使用的绝缘基板的热收缩·热膨胀在通孔内部填充的树脂伸缩，因此还存在应力容易集中在形成于加盖电镀部分的过孔处从而连接可靠性低这样的问题。本专利技术是鉴于上述的实际情况而做出的，目的在于提供一种布线设计的自由度高从而能够实现高密度布线的多层布线基板，和用于简便地制造这样的多层布线基板的制造方法。为了实现这样的目的，本专利技术是在芯基板上介在电气绝缘层具有两层以上的布线的多层布线基板，其中，芯基板具备填充了导电物质的、正反面导通的多个通孔，所述通孔的开口直径在10～100μm的范围内，在所述通孔内壁面上设置有绝缘膜以及导电物质扩散防止层，介在该绝缘膜将导电物质填充在所述通孔内，介在电气绝缘层形成在芯基板上的第一层布线通过过孔而与所述通孔内的所述导电物质连接。作为本专利技术的优选形态，所述导电物质扩散防止层是氮化钛薄膜。作为本专利技术的优选形态，所述绝缘膜是二氧化硅薄膜。作为本专利技术的优选形态，所述绝缘膜以及所述导电物质扩散防止层在所述通孔内壁面上按导电物质扩散防止层、绝缘膜的顺序层叠。作为本专利技术的优选形态，所述绝缘膜以及所述导电物质扩散防止层在所述通孔内壁面上按第一绝缘膜、导电物质扩散防止层、第二绝缘膜的顺序层叠。作为本专利技术的优选形态，第一绝缘膜和第二绝缘膜的构成材料相同。作为本专利技术的优选形态，所述绝缘膜以及所述导电物质扩散防止层是在所述通孔内壁面上按第一绝缘膜、第二绝缘膜、导电物质扩散防止层、第三绝缘膜的顺序层叠的，第二绝缘膜和第三绝缘膜的成分相同。作为本专利技术的优选形态，所述导电物质是由电解电镀形成在通孔内的铜。作为本专利技术的优选形态，所述导电物质是填充在通孔内的导电浆料。作为本专利技术的优选形态，所述通孔的开口直径在10～70μm的范围内。作为本专利技术的优选形态，所述芯基板的厚度在50～725μm的范围内。作为本专利技术的优选形态，所述芯基板是硅芯基板。另外，本专利技术是一种在芯基板上介在电气绝缘层具有两层以上布线的多层布线基板的制造方法，其中，包括从芯基板用的芯件的一个面，通过利用了等离子体的干刻穿设开口直径在10～100μm的范围内的细微孔直至规定深度的工序；在包括所述细微孔的内壁面的芯件正面上，形成绝缘膜以及导电物质扩散防止层使得导电物质扩散防止层被绝缘膜覆盖，然后至少在位于细微孔的内壁面的绝缘膜上形成基底导电层的工序；在除所述细微孔内之外的所述芯件上形成所希望的抗蚀剂膜，以所述基底导电层作为籽层通过电解电镀在所述细微孔内填充导电物质的工序；去除所述抗蚀剂膜，研磨所述芯件的另一个面使所述细微孔露出从而形成通孔，得到借助所述导电物质通过通孔而使正反面导通的芯基板的工序；和在该芯基板上，形成过孔使得其与填充在通孔内的导电物质相连接，同时形成介在电气绝缘层的第一层布线的工序。作为本专利技术的优选形态，通过MO-CVD法进行所述基底导电层的形成。另外，本专利技术是一种在芯基板上介在电气绝缘层具有两层以上布线的多层布线基板的制造方法，其中，包括从芯基板用的芯件的一个面，通过利用了等离子体的干刻穿设开口直径在10～100μm的范围内的细微孔直至规定深度的工序；研磨所述芯件的另一个面使所述细微孔露出从而形成通孔的工序；至少在包括所述细微孔的内壁面上，形成绝缘膜以及导电物质扩散防止层使得导电物质扩散防止层被绝缘膜覆盖的工序；在所述通孔内填充导电物质，从而得到正反面导通的芯基板的工序；和在该芯基板上，形成过孔使得其与填充在通孔内的导电物质相连接，同时形成介在电气绝缘层的第一层布线的工序。作为本专利技术的优选形态，在形成所述绝缘膜以及所述导电物质扩散防止层的工序中，在包括通孔的内壁面的芯件正面上，形成绝缘膜以及导电物质扩散防止层使得导电物质扩散防止层被绝缘膜覆盖，然后至少在位于细微孔的内壁面的绝缘膜上形成基底导电层；另外，在通孔内填充导电物质的工序中，在除所述细微孔内之外的所述芯件上形成所希望的抗蚀剂膜，通过电解电镀填充导电物质。作为本专利技术的优选形态，通过MO-CVD法进行所述的基底导电层的形成。另外，本专利技术是一种在芯基板上介在电气绝缘层具有两层以上布线的多层布线基板的制造方法，其中，包括从芯基板用的芯件的一个面，通过利用了等离子体的干刻穿设开口直径在10～100μm的范围内的细微孔直至规定深度的工序；研磨所述芯件的另一个面使所述细微孔露出从而形成通孔的工序；在所述芯件的两面和所述细微孔的内壁面上，形成绝缘膜以及导电物质扩散防止层使得导电物质扩散防止层被绝缘膜覆盖，然后在所述芯件的一面的整个面上形成基底导电层的工序；在所述基底导电层上和所述芯件的相反面的所述绝缘膜上形成所希望的抗蚀剂膜，以所述基底导电层作为籽层通过电解电镀在所述通孔内填充导电物质，从而得到正反面导通的芯基板的工序；和在该芯基板上，形成过孔使得其与填充在通孔内的导电物质相连接，同时形成介在电气绝缘层的第一层布线的工序。作为本专利技术的优选形态，通过蒸镀法、溅射法中的任意一种进行所述基底导电层的形成。作为本专利技术的优选形态，在形成绝缘膜以及导电物质扩散防止层的工序中，使用按导电物质扩散防止层、绝缘层的顺序层叠的方法，按第一绝缘膜、导电物质扩散防止层、第二绝缘膜的顺序层叠的方法，按第一绝缘膜、第二绝缘膜、导电物质扩散防止层、第三绝缘膜的顺序层叠的方法中的任意一种来形成绝缘膜以及导电物质扩散防止层，所述第一绝缘膜的形成是利用热氧化法或者等离子体CVD法而进行的，所述第二绝缘膜、第三绝缘膜的形成是利用等离子体CVD法而进行的。作为本专利技术的优选形态，所述本文档来自技高网...

【技术保护点】
一种多层布线基板，其在芯基板上介在电气绝缘层具有两层以上的布线，其中，　　　　芯基板具备填充了导电物质的、正反面导通的多个通孔，所述通孔的开口直径在１０～１００μｍ的范围内，在所述通孔内壁面上设置有绝缘膜以及导电物质扩散防止层，介在该绝缘膜将导电物质填充在所述通孔内，介在电气绝缘层而形成在芯基板上的第一层布线通过过孔与所述通孔内的所述导电物质连接。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：中条茂树，中山浩一，
申请(专利权)人：大日本印刷株式会社，
类型：发明
国别省市：JP[日本]