多层印刷线路板制造技术

本发明专利技术提供一种采用小直径的导通孔也不降低连接可靠性的多层印刷线路板。在热循环时，施加于导通孔（６０Ａ）上的应力大于施加于导通孔（１６０）上的应力，上述导通孔（６０Ａ）形成在盖镀层（３６ａ）上，且其底部的大部分形成在通孔（３６）上及其以外的部分上。因此，使导通孔（６０Ａ）的底部直径大于导通孔（１６０）的底部直径。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种多层印刷线路板，特别涉及可适用于IC芯片安装用的封装基板的积层多层印刷线路板。
技术介绍
在构成IC芯片用封装的积层式多层印刷线路板中，在通过钻孔形成了通孔的芯基板的两面或单面上形成层间绝缘树脂，形成了层间树脂绝缘层。在该导通孔的内壁上，通过电镀等形 成导体层，并经过蚀刻等形成图案，从而制作出导体电路。再 通过反复进行形成层间绝缘层和导体层的操作，从而得到了积 层多层印刷线路板。在最新的积层多层线路板中，为了提高通 孔及积层层的布线密度，而设置了覆盖通孔表面的导体层(盖 状电镀层)，并在该盖状电镀层上形成了导通孔。同样，为了缩短布线长度而采用这样的所谓叠加通路结构形成用导体填充导通孔而成的填充通孔，进而在该填充通孔的 上方并与其相邻地设置填充通孔。专利文献l、专利文献2等为具有设置了盖状电镀层的通孔 的现有技术的积层多层线路板。此外，专利文献3等为具有填 充通孔的现有技术的积层多层印刷线路板。专利文献l 专利文献2 专利文献3曰本净争开2001 — 127435号/>才艮 曰本净争开2002 _ 208778号7^净艮 日本特开平ll - 251749号公才艮 在为了缩短上述布线长度而采取了在盖状电镀层上形成导 通孔的构造时，容易使导通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直径变小，则形成在导通孔上的导体与下层导体(连接盘(land))之间的连接面积变小，因此 导通孔与连接盘之间的接合力降低，在进行热循环试验等时， 可看出在两者之间连接电阻增大的倾向。在此，在积层多层线路板中，通过在形成无电解电镀膜之 后形成电解电镀膜来形成导通孔。 一般认为，由于先形成的无 电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在 该无电解电镀膜上容易产生裂紋。另外， 一般认为，由于无电 解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路 板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘 曲进行变形而容易从连接盘上剥离。在为了缩短上述布线长度而采取了叠加通孔构造时，容易使导 通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直 径变小，则形成在导通孔上的导体与下层导体(连接盘(land)) 之间的连接面积变小，因此导通孔与连接盘之间的接合力降低，在 进行热循环试验等时，可看出在两者之间连接电阻增大的倾向。在此，在积层多层线路板中，通过在形成无电解电镀膜之 后形成电解电镀膜来形成导通孔。 一般认为，由于先形成的无 电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在 该无电解电镀膜上容易产生裂紋。另外， 一般认为，由于无电 解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路 板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘 曲进行变形而容易从连接盘上剥离。
技术实现思路
本专利技术是为了解决上述课题而作出的，其目的在于提供一 种釆用小直径的导通孔而不降低连接可靠性的多层印刷线路板。本专利技术是为了解决上述课题而作出的，其目的在于提供一 种在小直径的填充通孔上方并与其相邻地形成填充通孔而不降 低连接可靠性的多层印刷线路板。由专利技术人进行的锐意研究的结果可明确知道，在多层印刷 线路板上存在特定部位上的导通孔可靠性降低的倾向。在此，通过模拟可知，在热循环时，作用在形成于盖状导 体层(盖状电镀层)上的、且其底部大部分形成在通孔上或通孔上以外的部分的导通孔比作用在形成于第2层间树脂绝缘层 上的导通孔(第2导通孔)的应力小。在技术方案l中，在将通孔的半径设为R、盖状电镀层上的 导通孔的半径设为r时，使重心位于以通孔的重心为中心的半径 为(R-r/3)的圆上及其以外的盖状导体层(盖状电镀层) 上的导通孔的底部半径大于形成于第2层间树脂绝缘层上的导 通孔的底部半径，从而可以实现采用小直径的导通孔来提高集 成率，同时不使连接可靠性降低。另外，在导通孔不是圆形、而是椭圆形或多边形时，将r 设为连结外周上两端(距离最远的2点)的直线的1/2。对于 通孔的情况也一样。例如，若导通孔是椭圆形则r为长径的1/ 2,若导通孔是长方形则r为连结对角的对角线的1/ 2。由专利技术人进行的锐意研究的结果可明确知道，在多层印刷 线路板上存在特定部位上的导通孔可靠性降低的倾向。在此，通过才莫拟可知，在热循环时，对形成在第l层间绝 缘层的填充通孔(以下称为第l填充通孔)上方并与其相邻的 第2层间绝缘层的填充通孔(以下称为第2填充通孔)的底部施 加的应力大于对该第l填充通孔底部施加的应力。在技术方案2中，通过使第l层间绝缘层的填充通孔的底部直径小于形成在该填充通孔上方并与其相邻的第2层间绝缘层 的填充通孔底部直径，从而可以实现采用小直径的导通孔来掮: 高集成率，同时不使叠加通孔的连接可靠性降低。在此，在本专利技术中，将如图28 (A)所示那样的凹入量(从上端面起的凹 入量)Pl为7pm以下的通孔、以及如图28 ( B )所示那样的凸 起量(从上部平坦面起的突出量)P2为7iim以下通孔定义为填 充通孑L 。进而，可以在盖状导体层(盖状电镀层)之上形成第l填 充通孔。在盖状导体层上形成第l填充通孔时，由于通孔与成 为芯部的绝缘性基板处的物性不同，所以盖状导体层变形得较 大且复杂。这种在盖状导体层上做成叠加通孔的情况，由于在 位于更上方位置的部分处变形量变大，所以容易对第2填充通 孔的底部施加4交大应力。附图说明图l是表示本专利技术的第l实施例的多层印刷线路板的制造 方法的工序图。图2是表示第l实施例的多层印刷线路板的制造方法的工 序图。图3是表示第l实施例的多层印刷线路板的制造方法的工 序图。图4是表示第1实施例的多层印刷线路板的制造方法的工序图。图5是表示第l实施例的多层印刷线路板的制造方法的工 序图。图6是表示第1实施例的多层印刷线路板的制造方法的工 序图。图7是第l实施例的多层印刷线路板的剖视图。 图8是表示把IC芯片载置于第l实施例的多层印刷线路板上的状态的剖视图。图9是通孔的盖状电镀层的俯视图。图IO是表示第l实施例的评价结果的图表。图ll是表示第l实施例的评价结果的图表。图12是表示第l实施例的评价结果的图表。图13是表示第l实施例和第l比较例的评价结果的图表。图14是表示第2实施例的多层印刷线路板的制造方法的工序图。图15是表示第2实施例的多层印刷线路板的制造方法的工 序图。图16是第2实施例的多层印刷线路板的剖视图。 图17是表示把IC芯片载置于第2实施例的多层印刷线路板 上的状态的剖视图。图18是通孔的盖状电镀层的俯视图。图19是表示第2实施例的评价结果的图表。图20是表示第2实施例的评价结果的图表。图21是表示第2实施例的评价结果的图表。图22是表示第2实施例和第2比较例的评价结果的图表。图23是表示第2实施例的评价结果的图表。图2 4是表示第2实施例的评价结果的图表。图25是表示第2实施例的评价结果的图表。图2 6是表示第2实施例的评价结果的图表。图27是表示第3实施例的评价结果的图表。图28是表示本专利技术中的填充通孔的说明图。附图标记的i^明30:基板；34:导体电路；36:通孔；36a:盖状电镀层 (通孔连接盘)；36b:侧壁导体层；36d:盖状电镀层(通孔 连接盘)；40:树脂填充层本文档来自技高网...

【技术保护点】
一种多层印刷线路板，是在具有通孔（半径Ｒ）的芯基板上叠层第１层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的第１导通孔（底部半径为ｒ）、和导体电路，并在该第１层间树脂绝缘层之上叠层第２层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的第２导通孔、和导体电路而成，其特征在于，　　　　在上述通孔端处形成封闭该通孔的盖状导体层，　　　　上述第１导通孔的重心位于该第１通路孔之内、以通孔重心为中心的半径为Ｄ（Ｄ＝（Ｒ－ｒ／３））的圆上及其以外的区域，且上述第１导通孔形成在上述盖状导体层之上，使该上述第１导通孔的底部半径大于上述第２导通孔的底部半径。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：吴有红，玉木昌德，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP[日本]