一种半导体器件的制备方法及半导体器件技术

本发明专利技术实施例公开了一种半导体器件的制备方法，所述方法包括：在衬底上形成栅极绝缘材料层；在栅极绝缘材料层上形成栅极材料层；对栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；其中，栅极绝缘层和栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，栅极绝缘层的第一端相对栅极层的第一端、栅极绝缘层的第二端相对栅极层的第二端均向内凹进预设长度。极层的第二端均向内凹进预设长度。极层的第二端均向内凹进预设长度。

【技术实现步骤摘要】
一种半导体器件的制备方法及半导体器件


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体器件的制备方法及半导体器件。

技术介绍

[0002]栅极叠层结构是晶体管不可或缺的一部分。现有技术中制造栅极叠层结构，通常是在衬底上先沉积栅极绝缘材料层和栅极材料层，然后再图案化刻蚀上述材料层形成栅极绝缘层和栅极层。上述刻蚀工艺会给衬底表面、栅极绝缘层和栅极层的侧表面带来一定程度的损伤。为了修复该损伤，传统的做法是在刻蚀工艺后执行再氧化工艺。
[0003]然而，采用上述现有技术制造的栅极叠层结构在经历再氧化工艺后，出现了有效沟道长度减小的问题。

技术实现思路

[0004]有鉴于此，本专利技术实施例为解决
技术介绍
中存在的至少一个问题而提供一种半导体器件的制备方法及半导体器件。
[0005]本专利技术的技术方案是这样实现的：
[0006]本专利技术实施例提供了一种半导体器件的制备方法，所述方法包括：在衬底上形成栅极绝缘材料层；
[0007]在所述栅极绝缘材料层上形成栅极材料层；
[0008]对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；
[0009]其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
[0010]上述方案中，所述方法还包括：执行再氧化工艺，所述栅极层的所述第一端和所述第二端在所述再氧化工艺中被氧化形成氧化层。
[0011]上述方案中，所述氧化层在平行于所述沟道长度的方向上的厚度小于或等于所述预设长度。
[0012]上述方案中，控制所述再氧化工艺的温度大于900℃，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。
[0013]上述方案中，控制所述再氧化工艺的时间大于3分钟，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。
[0014]上述方案中，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：在所述栅极材料层上形成图案化的掩膜层；
[0015]以所述图案化的掩膜层为掩膜，对所述栅极材料层执行各向异性刻蚀工艺，形成所述栅极层；
[0016]以所述图案化的掩膜层为掩膜，对所述栅极绝缘材料层执行各向同性刻蚀工艺，
形成所述栅极绝缘层。
[0017]上述方案中，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：
[0018]在所述栅极材料层上形成图案化的掩膜层；
[0019]以所述图案化的掩膜层为掩膜，对所述栅极材料层和所述栅极绝缘材料层执行各向异性刻蚀，形成所述栅极层和栅极绝缘中间层，所述栅极绝缘中间层和所述栅极层在平行于沟道长度的方向上具有相同的长度；
[0020]对所述栅极绝缘中间层执行侧向刻蚀工艺，形成所述栅极绝缘层。
[0021]上述方案中，所述栅极材料层包括多晶硅材料层及金属材料层；在所述栅极绝缘材料层上形成栅极材料层，包括：
[0022]在所述栅极绝缘材料层上形成所述多晶硅材料层；在所述多晶硅材料层上形成所述金属材料层。
[0023]上述方案中，对所述栅极材料层执行刻蚀工艺，包括：依次刻蚀所述金属材料层和所述多晶硅材料层，得到金属层和多晶硅层，所述金属层和所述多晶硅层构成所述栅极层。
[0024]上述方案中，在所述栅极绝缘材料层上形成栅极材料层之后，所述方法还包括：在所述栅极材料层上形成盖帽材料层。
[0025]上述方案中，在对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺之前，所述方法还包括：对所述盖帽材料层执行刻蚀工艺，形成盖帽层。
[0026]本专利技术实施例还提供了一种半导体器件，所述器件包括：衬底；
[0027]栅极绝缘层，位于所述衬底上，所述栅极绝缘层在平行于沟道长度的方向上包括彼此相对的第一端和第二端；
[0028]栅极层，位于所述栅极绝缘层上，所述栅极层在平行于沟道长度的方向上包括彼此相对的第一端和第二端；
[0029]其中，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。
[0030]上述方案中，所述栅极绝缘层的所述第一端与所述第二端之间的距离等于所述沟道长度。
[0031]上述方案中，所述栅极层的所述第一端和所述第二端均包括在再氧化工艺中形成的氧化层。
[0032]上述方案中，所述氧化层在平行于沟道长度的方向上的厚度小于或等于所述预设长度。
[0033]上述方案中，所述栅极层包括多晶硅层以及位于所述多晶硅层上的金属层，所述多晶硅层和所述金属层在平行于所述沟道长度的方向上的长度相等。
[0034]上述方案中，所述器件还包括：盖帽层，所述盖帽层位于所述栅极层上。
[0035]本专利技术实施例所提供的半导体器件的制备方法及半导体器件，其中，所述方法包括：在衬底上形成栅极绝缘材料层；在所述栅极绝缘材料层上形成栅极材料层；对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。如此，在执行后续的再氧化工艺时，所述栅极层
的所述第一端和第二端被氧化形成氧化层，所述氧化层不会覆盖所述栅极绝缘层，使得实际的栅极长度大于或等于栅极绝缘层的长度，不会引起有效沟道长度的减小。
[0036]本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0037]图1a
‑
1c为相关技术中提供的半导体器件的制备方法的工艺流程图；
[0038]图2为本专利技术实施例提供的半导体器件的制备方法的流程框图；
[0039]图3a至图3e为本专利技术实施例提供的半导体器件的制备方法的工艺流程图；
[0040]图4a至图4b为本专利技术另一实施例提供的刻蚀形成栅极绝缘层和栅极层的示意图；
[0041]图5为本专利技术实施例提供的半导体器件的结构示意图。
具体实施方式
[0042]下面将参照附图更详细地描述本专利技术公开的示例性实施方式。虽然附图中显示了本专利技术的示例性实施方式，然而应当理解，可以以各种形式实现本专利技术，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本专利技术，并且能够将本专利技术公开的范围完整的传达给本领域的技术人员。
[0043]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：在衬底上形成栅极绝缘材料层；在所述栅极绝缘材料层上形成栅极材料层；对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，形成栅极层和栅极绝缘层；其中，所述栅极绝缘层和所述栅极层在平行于沟道长度的方向上均包括彼此相对的第一端和第二端，所述栅极绝缘层的所述第一端相对所述栅极层的所述第一端、所述栅极绝缘层的所述第二端相对所述栅极层的所述第二端均向内凹进预设长度。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：执行再氧化工艺，所述栅极层的所述第一端和所述第二端在所述再氧化工艺中被氧化形成氧化层。3.根据权利要求2所述的方法，其特征在于，所述氧化层在平行于所述沟道长度的方向上的厚度小于或等于所述预设长度。4.根据权利要求2所述的方法，其特征在于，控制所述再氧化工艺的温度大于900℃，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。5.根据权利要求2所述的方法，其特征在于，控制所述再氧化工艺的时间大于3分钟，以使所述栅极层的所述第一端和所述第二端充分氧化形成所述氧化层。6.根据权利要求1所述的方法，其特征在于，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：在所述栅极材料层上形成图案化的掩膜层；以所述图案化的掩膜层为掩膜，对所述栅极材料层执行各向异性刻蚀工艺，形成所述栅极层；以所述图案化的掩膜层为掩膜，对所述栅极绝缘材料层执行各向同性刻蚀工艺，形成所述栅极绝缘层。7.根据权利要求1所述的方法，其特征在于，对所述栅极材料层和栅极绝缘材料层执行刻蚀工艺，包括：在所述栅极材料层上形成图案化的掩膜层；以所述图案化的掩膜层为掩膜，对所述栅极材料层和所述栅极绝缘材料层执行各向异性刻蚀，形成所述栅极层和栅极绝缘中间层，所述栅极绝缘中间层和所述栅极层在平行于沟道长度的方向上具有相同的长度；对所述栅极绝缘中间层执行侧向刻蚀工艺，形成所述栅极绝缘层。8.根据权利要求1所述的方法，其特...

【专利技术属性】
技术研发人员：穆克军，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：