半导体结构的制备方法和半导体结构技术

本公开实施例提供一种半导体结构的制备方法和半导体结构。该方法包括：提供基底，基底包括阵列区和围绕阵列区的外围区，阵列区包括有源区；在基底上形成掩膜层；在掩膜层的位于阵列区的部分形成接触孔图案；基于接触孔图案蚀刻基底，在基底的阵列区形成接触孔，接触孔露出至少部分有源区；在接触孔中形成第一导电层，使第一导电层与有源区连接；在外围区和在接触孔中形成有第一导电层的阵列区上均形成第二导电层；去除位于阵列区的第二导电层，露出第一导电层。本公开实施例的方法能够简化制备工艺，降低制备工艺对半导体结构造成的缺陷，提高半导体结构的良率，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
半导体结构的制备方法和半导体结构


[0001]本公开涉及半导体制备
，尤其涉及一种半导体结构的制备方法和半导体结构。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成，具有存储功能。随着对DRAM的性能要求的不断提高，在制备DRAM的过程中，工艺较繁琐，并且在制备过程中容易使DRAM产生缺陷，降低了DRAM的良率以及提高了成本。
[0003]在所述
技术介绍
部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的相关技术的信息。

技术实现思路

[0004]本公开实施例提供了一种半导体结构的制备方法及半导体结构，能够简化制备工艺，降低制备工艺对半导体结构造成的缺陷，提高半导体结构的良率，降低成本。
[0005]本公开实施例提供了一种半导体结构的制备方法，包括：提供基底，所述基底包括阵列区和围绕所述阵列区的外围区，所述阵列区包括有源区；在所述基底上形成掩膜层；在所述掩膜层的位于所述阵列区的部分形成接触孔图案基于所述接触孔图案蚀刻所述基底，在所述基底的阵列区形成接触孔，所述接触孔露出至少部分所述有源区；在所述接触孔中形成第一导电层，使所述第一导电层与所述有源区连接；在所述外围区和在所述接触孔中形成有所述第一导电层的所述阵列区上均形成第二导电层；去除位于所述阵列区的所述第二导电层，露出所述第一导电层。
[0006]根据本公开的一些示例性实施例，在所述掩膜层的位于所述阵列区的部分形成接触孔图案，包括：在所述掩膜层上形成光罩层；在所述光罩层的位于所述阵列区的部分形成所述接触孔图案；将所述接触孔图案转移至所述掩膜层中。
[0007]根据本公开的一些示例性实施例，在所述接触孔中形成第一导电层，使所述第一导电层与所述有源区连接，包括：在所述阵列区和所述外围区形成第一导电层，且所述第一导电层填充所述接触孔；去除位于所述外围区和所述阵列区表面的所述第一导电层，所述接触孔中保留所述第一导电层。
[0008]根据本公开的一些示例性实施例，在所述阵列区和所述外围区形成第一导电层后，还包括：采用离子注入工艺对所述第一导电层进行离子掺杂。
[0009]根据本公开的一些示例性实施例，对所述第一导电层掺杂的元素为硼、磷、砷和锑中的至少一种。
[0010]根据本公开的一些示例性实施例，所述第一导电层的材质为掺杂多晶硅。
[0011]根据本公开的一些示例性实施例，去除位于所述阵列区的所述第二导电层，露出所述第一导电层，包括：在位于所述外围区的所述第二导电层上形成蚀刻阻挡层；去除位于
所述阵列区的所述第二导电层；去除所述蚀刻阻挡层，露出位于所述外围区的所述第二导电层。
[0012]根据本公开的一些示例性实施例，在所述基底上形成掩膜层之前，还包括：在所述阵列区形成蚀刻停止层。
[0013]根据本公开的一些示例性实施例，在所述基底上形成掩膜层之前，还包括：在所述蚀刻停止层上以及所述外围区形成栅氧化层；在所述基底上形成掩膜层，包括，在所述栅氧化层上形成所述掩膜层。
[0014]根据本公开的一些示例性实施例，在所述外围区和在所述接触孔中形成有所述第一导电层的所述阵列区上均形成第二导电层，包括：在所述栅氧化层上形成第二导电层；去除位于所述阵列区的所述第二导电层，露出所述第一导电层，包括：采用蚀刻工艺去除位于所述阵列区的所述第二导电层和所述栅氧化层，露出所述蚀刻停止层以及位于所述接触孔中的所述第一导电层。
[0015]根据本公开的一些示例性实施例，所述栅氧化层为氧化硅和氮氧化硅中的至少一种。
[0016]根据本公开的一些示例性实施例，所述第二导电层的材质为掺杂多晶硅、多晶硅、金属和导电金属氧化物中的至少一种。
[0017]根据本公开的一些示例性实施例，所述掩膜层的材质为多晶硅、碳中的至少一种。
[0018]根据本公开的一些示例性实施例，位于所述接触孔中的所述第一导电层为位线接触或电容接触；位于所述外围区的所述第二导电层为栅极。
[0019]本公开实施例还提供一种半导体结构，所述半导体结构由上述任一实施例中所述的方法制备。
[0020]由上述技术方案可知，本公开实施例的半导体结构的制备方法及半导体结构具备以下优点和积极效果中的至少之一：
[0021]本公开实施例中，先形成接触孔并在接触孔中形成第一导电层，之后再在外围区形成第二导电层，相较于传统工艺中先形成第二导电层，节省了多个工艺步骤，减少多个工艺步骤对半导体结构造成的缺陷，提高半导体的良率，降低半导体结构的成本。
附图说明
[0022]通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
[0023]图1为本公开一些实施例示出的半导体结构的制备方法的流程图；
[0024]图2为本公开一些实施例示出的半导体结构的在基底上形成栅氧化层的示意图；
[0025]图3为本公开一些实施例示出的在基底上形成掩膜层的示意图；
[0026]图4为本公开一些实施例示出的在掩膜层上形成光罩层的示意图；
[0027]图5为本公开一些实施例示出的在阵列区形成接触孔的示意图；
[0028]图6为本公开一些实施例示出的形成第一导电层的示意图；
[0029]图7为本公开一些实施例示出的去除位于基底表面的第一导电层的示意图；
[0030]图8为本公开一些实施例示出的形成第二导电层的示意图；
[0031]图9为本公开一些实施例示出的在外围区的第二导电层上形成蚀刻阻挡层的示意
图；
[0032]图10为本公开一些实施例示出的去除位于阵列区的第二导电层、栅氧化层以及位于外围区的蚀刻阻挡层的示意图。
[0033]附图标记说明：
[0034]1、基底；2、蚀刻停止层；3、栅氧化层；4、掩膜层；5、光罩层；6、第一导电层；7、第二导电层；8、蚀刻阻挡层；9、字线结构；10、浅沟槽隔离；A、阵列区；a、有源区；B、外围区；S、接触孔图案；H、接触孔。
具体实施方式
[0035]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
[0036]在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底，所述基底包括阵列区和围绕所述阵列区的外围区，所述阵列区包括有源区；在所述基底上形成掩膜层；在所述掩膜层的位于所述阵列区的部分形成接触孔图案；基于所述接触孔图案蚀刻所述基底，在所述基底的阵列区形成接触孔，所述接触孔露出至少部分所述有源区；在所述接触孔中形成第一导电层，使所述第一导电层与所述有源区连接；在所述外围区和在所述接触孔中形成有所述第一导电层的所述阵列区上均形成第二导电层；去除位于所述阵列区的所述第二导电层，露出所述第一导电层。2.根据权利要求1所述的方法，其特征在于，在所述掩膜层的位于所述阵列区的部分形成接触孔图案，包括：在所述掩膜层上形成光罩层；在所述光罩层的位于所述阵列区的部分形成所述接触孔图案；将所述接触孔图案转移至所述掩膜层中。3.根据权利要求1所述的方法，其特征在于，在所述接触孔中形成第一导电层，使所述第一导电层与所述有源区连接，包括：在所述阵列区和所述外围区形成第一导电层，且所述第一导电层填充所述接触孔；去除位于所述外围区和所述阵列区表面的所述第一导电层，所述接触孔中保留所述第一导电层。4.根据权利要求3所述的方法，其特征在于，在所述阵列区和所述外围区形成第一导电层后，还包括：采用离子注入工艺对所述第一导电层进行离子掺杂。5.根据权利要求4所述的方法，其特征在于，对所述第一导电层掺杂的元素为硼、磷、砷和锑中的至少一种。6.根据权利要求1所述的方法，其特征在于，所述第一导电层的材质为掺杂多晶硅。7.根据权利要求1所述的方法，其特征在于，去除位于所述阵列区的所述第二导电层，...

【专利技术属性】
技术研发人员：修春雨，宛伟，李娇娇，常苏生，张帅，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：