减轻冲击应力的存储器模块制造技术

技术编号:3719914 阅读:175 留言:0更新日期:2012-04-11 18:40
本发明专利技术是有关于一种减轻冲击应力的记忆体模组,主要包含一多层印刷电路板、复数个记忆体封装件以及一应力吸收被覆层。该些记忆体封装件是设置于该多层印刷电路板的至少一表面。该应力吸收被覆层是至少形成于该多层印刷电路板的两短侧边并延伸至其上下表面,藉以减轻冲击应力。较佳地,该应力吸收被覆层更形成于该多层印刷电路板的远离金手指的一长侧边。本发明专利技术利用应力吸收被覆层在多层印刷电路板的侧边能减轻冲击应力,而可有效防止记忆体模组在摔落时产生电性断路导致产品失效问题,具有不容易受到外力碰撞而无法使用的功效。另外本发明专利技术利用应力吸收被覆层的特性,能有效避免湿气由多层印刷电路板的侧边侵入,而可提升产品耐湿性与可靠度,更加适于实用。

【技术实现步骤摘要】

本专利技术涉及一种记忆体模组,特别是涉及一种利用应力吸收被覆层在 多层印刷电路板侧边能减轻冲击应力,而可防止记忆体模组在摔落时产生 电性断路导致产品失效,以及利用应力吸收被覆层特性能避免湿气由多层 印刷电路板侧边侵入,而可提升产品耐湿性与可靠度的减轻沖击应力的记忆体模组(MEMORY MODULE CAPABLE OF LESSENING SHOCK STRESS)。
技术介绍
在电脑主机、笔记型电脑等电子产品中,记忆体模组(或称为内存,以 下均称为记忆体模组)是一关键零组件,可以重复插拔至主机板的记忆体插 槽,以供电脑系统的运算使用。目前高频记忆体模组可包含单直列记忆体模 组(SI画,Single In-Line Memory Module)、双直列记忆体模组(DI羅,Dual In-Line Memory Module)以及小型双直列记忆体模组(SO-DI画,Small Outline Dual In-Line Memory Module)。在携带、搬运与更换的过程,记 忆体模组会有不慎掉落至地面的可能,然而目前的记忆体模组不甚耐摔,经 常会有故障损坏的情形。请参阅图1所示,是一种现有习知的记忆体模组的俯视示意图。该现 有习知的记忆体模组100,包含一多层印刷电路板110以及复数个记忆体封 装件120。该多层印刷电路板110具有两长侧边111与两短侧边112,该些 记忆体封装件120是设置于该多层印刷电路板110。该多层印刷电路板110 的一长侧边111设有复数个金手指113,且该两短侧边112各形成设有至少 一扣槽114,以能电性接触并结合固定至记忆体插槽。为确认习知的记忆体 才莫组100的耐摔抗震性,会进行一掉落试验(drop test),或称冲击试验。请参阅图2所示,是绘示现有习知的记忆体模组从高处依多种不同角 度落下进行掉落试验的示意图。现有习知的记忆体模组100设定于一预定 高度H,如50公分或100公分,并以不同角度呈自由落体落下并撞击到水 泥地面10。之后检测经冲击试验之后的记忆体模组100是否功能仍是为正 常。然而目前记忆体模组IOO已知其耐摔性不良,不容易通过冲击试验,经 研究发现,其主要因素是在该印刷电路板110与该些记忆体封装件120的 接合界面发生断裂,而导致电性断路。请参阅图3所示,是绘示在掉落试验之后现有习知的记忆体模组的焊球 断裂处的局部截面示意图。通常该些记忆体封装件120可为球栅阵列式(BGA)封装而包含有复数个焊球121,其是接合至其基板的球垫122且不被一 防焊层123覆盖。此外,该多层印刷电路板110可设有复数个接球垫115且 外露于其表面防焊层116,以供该些焊球121接合。当自由落体落下时撞击 到该印刷电路板的应力会传导至该些记忆体封装件120,造成焊球121在球 垫122的焊接界面产生断裂缝124 ,使得整个记忆体模组100产品无法运作。由此可见,上述现有的记忆体模组在结构与使用上,显然仍存在有不 便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商 莫不费尽心思来谋求解决之道,但是长久以来一直未见适用的设计被发展 完成,而一般产品又没有适切结构能够解决上述问题,此显然是相关业者急 欲解决的问题。因此如何能创设一种新型结构的减轻冲击应力的记忆体模 组,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。有鉴于上述现有的记忆体模组存在的缺陷,本专利技术人基于从事此类产 品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加 以研究创新,以期创设一种新型结构的减轻冲击应力的记忆体模组,能够改 进一般现有的记忆体模组,使其更具有实用性。经过不断的研究、设计,并 经过反复试作样品及改进后,终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的主要目的在于,克服现有的记忆体模组存在的缺陷,而提供 一种新型结构的减轻沖击应力的记忆体模组,所要解决的技术问题是使其 利用应力吸收被覆层在多层印刷电路板的侧边能够减轻冲击应力,而可有 效的防止发生记忆体模组在摔落时电性断路而导致产品失效的问题,故具 有不容易受到外力碰撞而无法使用的功效,非常适于实用。本专利技术的另一目的在于,提供一种新型结构的减轻冲击应力的记忆体 模组,所要解决的技术问题是使其利用应力吸收被覆层的结构特性,能够 避免湿气由多层印刷电路板的侧边侵入,而可以提升产品的耐湿性与可靠 度,从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据 本专利技术提出的一种记忆体模组,其包含 一多层印刷电路板,其具有一概呈 矩形的第一表面、 一第二表面、 一第一长侧边、 一第二长侧边以及两短侧 边,其中,该第一长侧边的两侧设有复数个金手指,且该两短侧边各形成设 有至少一扣槽;复数个记忆体封装件,其至少设置于该多层印刷电路板的该 第一表面;以及一应力吸收被覆层,其形成于该多层印刷电路板的该两短 侧边并延伸至该第 一表面与该第二表面。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的减轻冲击应力的记忆体模组,其中所述的该些记忆体封装件是可为球栅阵列式(BGA)封装而包含有复数个焊球。前述的减轻沖击应力的记忆体模组,其中所述的多层印刷电路板可设 有复数个接球垫,以供接合该些焊球。前述的减轻沖击应力的记忆体模组,其中所述的该些接球垫是可为非 焊罩界定垫(Non-Solder Mask Defined pad, NSMD)。前述的减轻冲击应力的记忆体模组,其中所述的应力吸收被覆层是可 具有防湿性。前述的减轻沖击应力的记忆体模组,其中所述的应力吸收被覆层更可 形成于该第二长侧边。前述的减轻冲击应力的记忆体模组,其中所述的应力吸收被覆层是可 为断续状。前述的减轻冲击应力的记忆体模组,其中所述的应力吸收被覆层是可 不形成于该些扣槽。前述的减轻沖击应力的记忆体模组,其中所述的应力吸收被覆层是可 不形成于该第一长侧边。前述的减轻冲击应力的记忆体模组,其中部分的该些记忆体封装件是 设置于该多层印刷电路板的该第二表面。本专利技术与现有技术相比具有明显的优点和有益效果。由以上可知,为达 到上述目的,依据本专利技术一种记忆体模组,主要包含一多层印刷电路板、复 数个记忆体封装件以及一应力吸收被覆层。该多层印刷电路板具有一概呈 矩形的第一表面、 一第二表面、 一第一长侧边、 一第二长侧边以及两短侧 边,其中该第一长侧边的两侧设有复数个金手指,且该两短侧边各形成设有 至少一扣槽。该些记忆体封装件至少设置于该多层印刷电路板的该第一表 面。并且,该应力吸收被覆层是形成于该多层印刷电路板的该两短侧边并延 伸至该第一表面与该第二表面。借由上述技术方案,本专利技术减轻沖击应力的记忆体模组至少具有下列 优点及有益效果1、 本专利技术利用应力吸收被覆层在多层印刷电路板的侧边能够减轻冲击 应力,而可有效的防止记忆体模组在摔落时产生电性断路导致产品失效的 问题,故具有不容易受到外力碰撞而无法使用的功效,非常适于实用。2、 本专利技术利用应力吸收被覆层的结构特性,能够有效的避免湿气由多 层印刷电路板的侧边侵入,而可以提升产品的耐湿性与可靠度,从而更加 适于实用。综上所述,本专利技术是有关一种减轻冲击应力的记忆体模组,主要包含 一多层本文档来自技高网
...

【技术保护点】
一种记忆体模组,其特征在于其包含:一多层印刷电路板,其具有一概呈矩形的第一表面、一第二表面、一第一长侧边、一第二长侧边以及两短侧边,其中,该第一长侧边的两侧设有复数个金手指,且该两短侧边各形成设有至少一扣槽;复数个记忆体封装 件,其至少设置于该多层印刷电路板的该第一表面;以及一应力吸收被覆层,其形成于该多层印刷电路板的该两短侧边并延伸至该第一表面与该第二表面。

【技术特征摘要】

【专利技术属性】
技术研发人员:范文正
申请(专利权)人:力成科技股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利