一种TSV芯片及其制造方法技术

本发明专利技术涉及芯片制造领域，特别是涉及一种TSV芯片及其制造方法，通过在TSV芯片前驱体的正面整面覆盖硬掩膜层；在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口，得到金属前置物；所述TSV电连接开口底部暴露出所述TSV芯片前驱体的次层电路结构层，所述假性开口仅贯穿所述硬掩膜层；在所述金属前置物的正面设置导电填充层；所述导电填充层填充所述TSV电连接开口及所述假性开口，且覆盖所述硬掩膜层；对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV构造体；对所述TSV构造体进行封装，得到TSV芯片。本发明专利技术可通过调整所述假性开口的位置，使晶圆翘曲度偏差减小。度偏差减小。度偏差减小。

【技术实现步骤摘要】
一种TSV芯片及其制造方法


[0001]本专利技术涉及芯片制造领域，特别是涉及一种TSV芯片及其制造方法。

技术介绍

[0002]3D堆叠硅通孔(TSV：Through Si Via)工艺中，通过TSV可以实现晶圆正面、背面电路的有效互连。由于TSV工艺特殊性，不同关键尺寸(CD：Critical dimension)的图形会在刻蚀工艺(Etch)中负载(loading)不同从而得到不同深度的TSV，因此通常TSV设计规则(Design Rule)均规定TSV固定大小及形状(一般为圆形)，同时因为走线及晶圆整体承受应力不能过大等需求，该层不能添加配载部分(dummy)且图形密度不能超过一定限度。
[0003]在现行的TSV工艺中，存在以下几个问题：一是TSV在进行平坦化的过程中，由于导电的金属与介质材料之间的抛光速率存在差异，导致有TSV区域及无TSV区域之间会存在较大的台阶差(Step height)，晶圆依据TSV区域的分布不同其厚度会产生较大差异，呈现区域性色差，导致整体晶圆平整度(TTV：Total thickness variation)较差；二是TSV图形是基于电路需要进行分布，无法在晶圆的平面内做到均匀分布，使晶圆在不同方向上应力差异较大，宏观影响了晶圆上不同方向上的翘曲度(bow)，不利于后续键合对准工艺。
[0004]因此，如何解决现有技术中TSV导致的晶圆翘曲过高及晶圆平整度较差的问题是本领域技术人员亟待解决的问题。

技术实现思路

[0005]本专利技术的目的是提供一种TSV芯片及其制造方法，以解决现有技术中晶圆翘曲过高及晶圆平整度较差的问题。
[0006]为解决上述技术问题，本专利技术提供一种TSV芯片制造方法，包括：
[0007]在TSV芯片前驱体的正面整面覆盖硬掩膜层；
[0008]在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口，得到金属前置物；所述TSV电连接开口底部暴露出所述TSV芯片前驱体的次层电路结构层，所述假性开口仅贯穿所述硬掩膜层；
[0009]在所述金属前置物的正面设置导电填充层；所述导电填充层填充所述TSV电连接开口及所述假性开口，且覆盖所述硬掩膜层；
[0010]对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV构造体；
[0011]对所述TSV构造体进行封装，得到TSV芯片。
[0012]可选地，在所述的TSV芯片制造方法中，所述在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口包括：
[0013]对所述硬掩膜层进行刻蚀，得到包括假性开口的硬掩膜层；
[0014]在包括所述假性开口的硬掩膜层表面设置抗反射层；
[0015]对设置所述抗反射层的TSV芯片前驱体的正面进行刻蚀，得到TSV电连接开口，再去除刻蚀后剩余的所述抗反射层。
[0016]可选地，在所述的TSV芯片制造方法中，所述假性开口的位置根据所述TSV电连接开口的位置确定，使所述硬掩膜层上的开口均匀分布。
[0017]可选地，在所述的TSV芯片制造方法中，所述硬掩膜层包括氮化硅层或氧化硅层中的至少一种。
[0018]可选地，在所述的TSV芯片制造方法中，所述在所述金属前置物的正面设置导电填充层包括：
[0019]在所述金属前置物的正面进行电化学电镀，得到导电填充层。
[0020]可选地，在所述的TSV芯片制造方法中，所述对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV芯片包括：
[0021]对所述导电填充层进行化学机械抛光，并暴露出所述硬掩膜层，得到TSV芯片。
[0022]可选地，在所述的TSV芯片制造方法中，所述对所述TSV构造体进行封装，得到TSV芯片包括：
[0023]以所述假性开口为识别标记，对所述TSV构造体进行封装，得到TSV芯片。
[0024]一种TSV芯片，所述TSV芯片为通过如上述任一种所述的TSV芯片制造方法得到的芯片。
[0025]本专利技术所提供的TSV芯片制造方法，通过在TSV芯片前驱体的正面整面覆盖硬掩膜层；在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口，得到金属前置物；所述TSV电连接开口底部暴露出所述TSV芯片前驱体的次层电路结构层，所述假性开口仅贯穿所述硬掩膜层；在所述金属前置物的正面设置导电填充层；所述导电填充层填充所述TSV电连接开口及所述假性开口，且覆盖所述硬掩膜层；对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV构造体；对所述TSV构造体进行封装，得到TSV芯片。
[0026]本专利技术通过在现有技术的基础上，为所述TSV芯片前驱体增设一层所述硬掩膜层，所述硬掩膜层在不影响所述TSV电连接开口设置的基础上，进一步设置所述假性开口，也即在所述TSV芯片前驱体的表面除了所TSV结构之外，另设许多金属结构(即所述假性开口)，通过调整所述假性开口的位置，可实现金属结构在所述TSV芯片的电路结构层中的平衡分布，在改善所述TSV芯片前驱体在后续平坦化中的平整度的同时，平衡晶圆在不同方向上的应力差异，使晶圆翘曲度偏差减小，有利于后续对准精度的提高。本专利技术同时还提供了一种具有上述有益效果的TSV芯片。
附图说明
[0027]为了更清楚的说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1为本专利技术提供的TSV芯片制造方法的一种具体实施方式的流程示意图；
[0029]图2为本专利技术提供的TSV芯片制造方法的另一种具体实施方式的流程示意图；
[0030]图3至图11为本专利技术提供的TSV芯片制造方法的另一种具体实施方式的工艺流程图；
[0031]图12为本专利技术提供的TSV芯片制造方法的又一种具体实施方式的流程示意图。
具体实施方式
[0032]为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]本专利技术的核心是提供一种TSV芯片制造方法，其一种具体实施方式的流程示意图如图1所示，称其为具体实施方式一，包括：
[0034]S101：在TSV芯片前驱体的正面整面覆盖硬掩膜层。
[0035]所述TSV芯片前驱体指等待进行TSV开孔的多个晶圆的堆叠结构，例如所述TSV芯片前驱体可包括top wafer(顶部晶圆)和bottom wafer(底部晶圆)两个晶圆，当然，也可堆叠更多数量的晶圆，可根据实际情况做选择。
[0036本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种TSV芯片制造方法，其特征在于，包括：在TSV芯片前驱体的正面整面覆盖硬掩膜层；在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口，得到金属前置物；所述TSV电连接开口底部暴露出所述TSV芯片前驱体的次层电路结构层，所述假性开口仅贯穿所述硬掩膜层；在所述金属前置物的正面设置导电填充层；所述导电填充层填充所述TSV电连接开口及所述假性开口，且覆盖所述硬掩膜层；对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV构造体；对所述TSV构造体进行封装，得到TSV芯片。2.如权利要求1所述的TSV芯片制造方法，其特征在于，所述在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口包括：对所述硬掩膜层进行刻蚀，得到包括假性开口的硬掩膜层；在包括所述假性开口的硬掩膜层表面设置抗反射层；对设置所述抗反射层的TSV芯片前驱体的正面进行刻蚀，得到TSV电连接开口，再去除刻蚀后剩余的所述抗反射层。3.如权利要求1所述的TSV芯片...

【专利技术属性】
技术研发人员：袁宇，
申请(专利权)人：上海集成电路装备材料产业创新中心有限公司，
类型：发明
国别省市：