集成电路装置制造方法及图纸

提供了一种集成电路装置。所述集成电路装置包括：下电极，设置在基底上；绝缘支撑图案，支撑下电极；介电膜，围绕下电极和绝缘支撑图案；高k界面层，布置在下电极与介电膜之间以及绝缘支撑图案与介电膜之间，其中，高k界面层接触绝缘支撑图案且包括氧化锆层；以及上电极，与下电极相邻地设置，其中，高k界面层和介电膜设置在上电极与下电极之间。设置在上电极与下电极之间。设置在上电极与下电极之间。

【技术实现步骤摘要】
集成电路装置
[0001]本申请基于2021年10月6日在韩国知识产权局提交的第10
‑
2021
‑
0132680号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]专利技术构思的实施例涉及一种集成电路装置，更具体地，涉及一种包括电容器的集成电路装置。

技术介绍

[0003]用户电子装置最近已经变得无处不在。半导体装置用于处理数字信息的若干用户电子装置中。例如，移动电话、手表、个人计算机等都使用半导体装置。例如，半导体装置用于实现显示器、处理器、存储器等。
[0004]随着这些电子器件的不断发展，半导体装置已经迅速缩小，因此装置内的图案已经变得更小。诸如更精细节距的布线、更薄的绝缘件和连接层等的图案都已经被开发，以增加空间的利用。然而，图案和连接件的尺寸的减小也可能导致不期望的电特性(诸如电荷损失)以及相邻组件中的电荷和数据的变化。因此，需要开发允许精细尺寸电容器具有减小的漏电流并保持期望的电特性的结构。

技术实现思路

[0005]专利技术构思提供了一种集成电路装置，该集成电路装置具有通过防止作为存储节点的下电极之间的桥接而允许电容器具有减小的漏电流并允许电容器保持期望的电特性的结构。
[0006]根据专利技术构思的一方面的集成电路装置包括：下电极，设置在基底上；绝缘支撑图案，支撑下电极；介电膜，围绕下电极和绝缘支撑图案；高k界面层，其中，高k界面层布置在下电极与介电膜之间以及绝缘支撑图案与介电膜之间，并且其中，高k界面层接触绝缘支撑图案且包括氧化锆层；以及上电极，与下电极相邻地设置，其中，高k界面层和介电膜设置在上电极与下电极之间。
[0007]根据专利技术构思的另一方面的集成电路装置包括：基底，包括有源区域；导电区域，设置在有源区域上；电容器，设置在导电区域上；以及绝缘支撑图案，支撑电容器的一部分，其中，电容器包括：下电极，包括接触绝缘支撑图案的部分；介电膜，至少部分地围绕下电极和绝缘支撑图案；高k界面层，布置在下电极与介电膜之间以及绝缘支撑图案与介电膜之间，并且其中，高k界面层接触绝缘支撑图案且包括氧化锆层；以及上电极，与下电极相邻地设置，其中，高k界面层和介电膜设置在上电极与下电极之间。
[0008]根据专利技术构思的另一方面的集成电路装置包括：基底，包括有源区域；多个导电区域，设置在有源区域上；绝缘图案，设置在所述多个导电区域上并且在与基底平行的水平方向上延伸，绝缘图案包括与所述多个导电区域竖直叠置的多个开口；多个下电极，通过所述多个开口穿透绝缘图案并且连接到所述多个导电区域，其中，所述多个下电极中的每个包
括第一金属；绝缘支撑图案，在竖直方向上与绝缘图案分开设置以在水平方向上延伸，绝缘支撑图案接触所述多个下电极中的每个的一部分以支撑所述多个下电极；介电膜，覆盖所述多个下电极、绝缘图案和绝缘支撑图案；高k界面层，布置在所述多个下电极与介电膜之间、绝缘支撑图案与介电膜之间以及绝缘图案与介电膜之间，其中，高k界面层接触绝缘支撑图案且包括氧化锆层；以及上电极，与所述多个下电极中的每个相邻地设置，其中，高k界面层和介电膜设置在上电极与所述多个下电极中的每个之间，并且其中，上电极包括第二金属。
附图说明
[0009]根据以下结合附图进行的详细描述，将更清楚地理解专利技术构思的实施例，在附图中：
[0010]图1是示出根据专利技术构思的实施例的集成电路装置的存储器单元阵列区域中的一些组件的示意性平面布局；
[0011]图2A是示出图1中所示的集成电路装置的一些组件的平面图；
[0012]图2B是示意性示出沿着图2A的线X1
‑
X1'截取的一些组件的剖视图；
[0013]图3是图2B中的区域EX1A的放大剖视图；
[0014]图4是图2B中的区域EX1B的放大剖视图；
[0015]图5A是示出根据专利技术构思的实施例的包括在集成电路装置中的高k界面层的平面形状的平面图；
[0016]图5B是图5A中的区域EXP的一部分的放大的部分截去的透视图；
[0017]图6是示出根据专利技术构思的实施例的集成电路装置的主要组件的剖视图；
[0018]图7是图6中的区域EX2A的放大剖视图；
[0019]图8是图6中的区域EX2B的放大剖视图；
[0020]图9A至图9I是示出根据专利技术构思的实施例的制造集成电路装置的方法的顺序工艺的剖视图；以及
[0021]图10是示出根据专利技术构思的其他实施例的制造集成电路装置的方法的剖视图。
具体实施方式
[0022]在下文中，将参照附图详细描述专利技术构思的实施例。在整个说明书中，同样的组件由同样的附图标记表示，并且在一定程度上省略任何描述，将理解的是，在整个说明书中可以找到类似组件的描述。
[0023]图1是示出根据专利技术构思的实施例的集成电路装置的存储器单元阵列区域中的一些组件的示意性平面布局。
[0024]参照图1，集成电路装置100可以包括多个有源区域AC，多个有源区域AC在水平平面上相对于第一水平方向(例如，X方向)和第二水平方向(例如，Y方向)以倾斜方向延伸，第一水平方向和第二水平方向在水平平面上彼此垂直。多条字线WL可以跨多个有源区域AC在第一水平方向(例如，X方向)上彼此平行地延伸。多条位线BL可以布置在多条字线WL之上，并且在第二水平方向(例如，Y方向)上彼此平行地延伸。多条位线BL中的每条可以经由直接接触件DC连接到有源区域AC。
[0025]多个掩埋接触件BC可以形成在多条位线BL之中的两条相邻的位线BL之间。多个导电接合垫(conductive landing pad)LP可以分别形成在多个掩埋接触件BC上。多个导电接合垫LP中的每个可以与掩埋接触件BC至少部分地叠置。多个下电极LE可以分别形成在多个导电接合垫LP上。多个下电极LE可以彼此间隔开。多个下电极LE可以经由多个掩埋接触件BC和多个导电接合垫LP分别连接到多个有源区域AC。
[0026]图2A是示出图1中所示的集成电路装置100的一些组件的平面图。图2B是示出沿着图2A的线X1
‑
X1'截取的集成电路装置100的一些组件的示意性剖视图。图3是图2B中的区域EX1A的放大剖视图。图4是图2B中的区域EX1B的放大剖视图。
[0027]参照图2A、图2B、图3和图4，集成电路装置100可以包括基底110和设置在基底110上的下结构120，基底110包括多个有源区域AC。多个导电区域124可以在竖直方向(Z方向)上穿过下结构120分别连接到多个有源区域AC。
[0028]基底110可以包括诸如Si或Ge的单质半导体或者诸如SiC、GaAs、InAs或InP的化合物半导体。基底110可以包括半导体基底以及包括形成在半导体基底上的至少一个绝缘膜和/或至少一个导电区域的结构。导电区域可以包括例如杂质掺杂阱或杂质掺杂结构。限定多个有源区域AC的器件隔离膜1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置，所述集成电路装置包括：下电极，设置在基底上；绝缘支撑图案，支撑下电极；介电膜，围绕下电极和绝缘支撑图案；高k界面层，其中，高k界面层布置在下电极与介电膜之间以及绝缘支撑图案与介电膜之间，并且其中，高k界面层接触绝缘支撑图案且包括氧化锆层；以及上电极，与下电极相邻地设置，其中，高k界面层和介电膜设置在上电极与下电极之间。2.根据权利要求1所述的集成电路装置，其中，高k界面层接触下电极和绝缘支撑图案两者。3.根据权利要求1所述的集成电路装置，其中，高k界面层包括设置在绝缘支撑图案与介电膜之间的第一界面部分，并且还包括设置在下电极与介电膜之间的第二界面部分，其中，第一界面部分和第二界面部分各自包括多个界面簇，所述多个界面簇具有彼此间隔开的多个岛形状，并且其中，介电膜通过第一界面部分的所述多个界面簇中的每个界面簇之间的空间接触绝缘支撑图案，并且还通过第二界面部分的所述多个界面簇中的每个界面簇之间的空间接触下电极。4.根据权利要求1所述的集成电路装置，其中，高k界面层包括：第一界面部分，在绝缘支撑图案与介电膜之间连续地延伸，使得绝缘支撑图案和介电膜彼此不接触；以及第二界面部分，在下电极与介电膜之间连续地延伸，使得下电极和介电膜彼此不接触，并且其中，第一界面部分的厚度不同于第二界面部分的厚度。5.根据权利要求1所述的集成电路装置，其中，高k界面层包括设置在绝缘支撑图案与介电膜之间的第一界面部分和设置在下电极与介电膜之间的第二界面部分，并且其中，第一界面部分的厚度大于第二界面部分的厚度。6.根据权利要求1所述的集成电路装置，其中，高k界面层还包括至少一种掺杂剂元素，所述至少一种掺杂剂元素包括不同于锆的金属元素，并且其中，所述至少一种掺杂剂元素包括典型金属、过渡金属或后过渡金属。7.根据权利要求1所述的集成电路装置，其中，高k界面层还包括掺杂剂元素，其中所述掺杂剂元素是铝、铌、钼、钌、铟、锡、锑、钪、钛、钒、锰、铁、钴、镍、砷、钽、钨、铱、钇和铋中的一种。8.根据权利要求1所述的集成电路装置，所述集成电路装置还包括：绝缘图案，与下电极的下端相邻，其中，高k界面层包括设置在绝缘支撑图案与介电膜之间的第一界面部分、设置在下电极与介电膜之间的第二界面部分以及设置在绝缘图案与介电膜之间的第三界面部分，并且其中，第一界面部分和第三界面部分中的每个的厚度大于第二界面部分的厚度。9.一种集成电路装置，所述集成电路装置包括：基底，包括有源区域；导电区域，设置在有源区域上；
电容器，设置在导电区域上；以及绝缘支撑图案，支撑电容器的一部分，其中，电容器包括：下电极，包括接触绝缘支撑图案的部分；介电膜，至少部分地围绕下电极和绝缘支撑图案；高k界面层，布置在下电极与介电膜之间以及绝缘支撑图案与介电膜之间，并且其中，高k界面层接触绝缘支撑图案且包括氧化锆层；以及上电极，与下电极相邻地设置，其中，高k界面层和介电膜设置在上电极与下电极之间。10.根据权利要求9所述的集成电路装置，其中，高k界面层还包括至少一种掺杂剂元素，所述至少一种掺杂剂元素包括典型金属、过渡金属或后过渡金属。11.根据权利要求9所述的集成电路装置，其中，高k界面层包括第一界面部分和第二界面部分，其中，第一界面部分布置在绝缘支撑图案与介电膜之间并接触绝缘支撑图案，并且其中，第二界面部分布置在下电极与介电膜之间并接触下电极，其中，第一界面部分和第二界面部分中的每个包括多个界面簇，所述多个界面簇具有彼此分开的多个岛...

【专利技术属性】
技术研发人员：全寅铎，林汉镇，丁炯硕，崔在亨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：