随机计算的随机源电路及其配置优化方法技术

一种随机计算的随机源电路及其配置优化方法，其中随机源由m个线性反馈移位寄存器产生m个n比特随机二进制数；由m+1个n比特重排列元件重新排列线性反馈移位寄存器生成的随机二进制数的比特；由2m个比特选取元件选取重排列元件产生的比特并组合生成m个新的n比特随机二进制数作为最终随机源输出。本发明专利技术请针对任意随机计算电路进行了通用优化，在保持计算准确度仍然高的基础上，硬件开销大规模减小，实现了高计算准确度与低硬件开销，达到了高效的随机源设计；不再局限于实现单变量函数的随机计算电路，具有广泛应用潜力。具有广泛应用潜力。具有广泛应用潜力。

【技术实现步骤摘要】
随机计算的随机源电路及其配置优化方法


[0001]本专利技术涉及数字电路设计
，具体涉及一种随机计算的随机源电路及其配置优化方法。

技术介绍

[0002]作为一种新型计算技术，随机计算具有低硬件开销、高容错性等优势。其使用随机比特流编码数据，并基于若干随机比特流利用传统数字电路进行计算。随机计算电路(下称随机电路)由随机序列发生器、随机计算核心电路组成，如图1所示。其中随机序列发生器将输入二进制数转换为随机比特流，随机计算核心电路基于所得的随机比特流进行运算，实现最终函数功能。一般而言，为产生m个互相独立的随机比特流，随机计算使用m个独立的随机序列生成器构成随机序列发生器，如图1所示。其中每个随机序列生成器由一个随机源与一个比较器组成。随机源用以生成随机二进制数，比较器对输入二进制数与随机源产生的随机二进制数进行比较，进而产生0/1比特。故而，传统方式下，为产生m个互相独立的随机比特流，需要m个独立的随机源。这虽然有利于获取高计算准确度，但一般会造成极大的随机源硬件开销，并进而造成较大的随机电路硬件开销。如图2所示的二输入随机乘法器，使用2个独立的Sobol序列生成器作为随机源，随机源在整体面积中占比达到95.7％，进而造成整体电路面积过大，实用价值不高。图3是比特重排列元件，图4是比特选取元件。比特重排列元件与比特选取元件是随机电路设计中使用到的元器件。

技术实现思路

[0003]本专利技术针对上述传统随机电路中生成随机二进制数存在的问题，对于随机源的设计及其配置优化方法进行了技术改进，提供了一种高计算准确度、低硬件开销的高效随机源电路。
[0004]为实现上述目的，本专利技术采用的技术方案是一种高计算准确度、低硬件开销的高效随机源电路，包括m个n比特线性反馈移位寄存器，用以产生m个n比特随机二进制数；(m+1)个n比特重排列元件，用以重排列线性反馈移位寄存器产生的随机二进制数的比特，其中前两个重排列元件均作用于第1个线性反馈移位寄存器的输出，后(m
‑
1)个重排列元件分别作用于后(m
‑
1)个线性反馈移位寄存器的输出；2m个比特选取元件，用以选取重排列元件输出的比特并组合生成m个新的n比特随机二进制数，其中前(m+1)个比特选取元件均作用于第1个重排列元件的输出，后(m
‑
1)个比特选取元件分别作用于后(m
‑
1)个重排列元件的输出。具体而言，假设第1个比特重排列元件的n个输出比特被切分为m段，其中前段各有个比特，后段各有个比特。对于第i个比特选取元件，当1≤i≤m时，其选取第1个比特重排列元件输出的第i段中的比特作为新的第i个随机二进制数的前或个最高比特位；当时，第i个比特选取元件选取第(i
‑
m)个重排列元件输出的前个比特作为新的第(i
‑
m)个随机二进制数的后个最
低比特位；当时，第i个比特选取元件选取第(i
‑
m)个重排列元件输出的前个比特作为新的第(i
‑
m)个随机二进制数的后个最低比特位。所述比较器基于新的n比特随机二进制数进行比较并输出0/1比特，所述随机计算核心电路基于随机比特流计算并输出最终计算结果。
[0005]优选地，上述的一种高计算准确度、低硬件开销的高效随机源电路，包括3个8比特线性反馈移位寄存器产生3个8比特随机二进制数；4个8比特重排列元件重排列线性反馈移位寄存器产生的随机二进制数的比特，其中前2个比特重排列元件均作用于第1个线性反馈移位寄存器的输出，第3、4个比特重排列元件分别作用于第2、3个线性反馈移位寄存器的输出；6个比特选取元件选取比特重排列元件的输出比特，其中前3个比特选取元件均作用于第1个比特重排列元件的输出，第4、5、6个比特选取元件依次作用于第2、3、4个比特重排列元件的输出。具体而言，第1个比特重排列元件的8个输出比特被切分为3段，前2段有3个比特，后1段有2个比特；第1、2、3个比特选取元件分别选取第1个比特重排列元件输出的第1、2、3段中的比特作为新的第1个随机二进制数的3个最高比特位、新的第2个随机二进制数的3个最高比特位和新的第3个随机二进制数的2个最高比特位；第4、5个比特选取元件分别选取第2、3个比特重排列元件输出的前5个比特作为新的第1个随机二进制数的后5个比特位和新的第2个随机二进制数的后5个比特位；第6个比特选取元件选取第4个比特重排列元件输出的前6个比特作为新的第3个随机二进制数的后6个比特位。所述比较器基于新的8比特随机二进制数进行比较并输出0/1比特，所述随机计算核心电路基于随机比特流计算并输出最终计算结果。
[0006]本专利技术的再一目的是，提供一种高计算准确度、低硬件开销的高效随机源电路配置方法与优化方法。
[0007]为实现上述再一目的，本专利技术采取的技术方案是一种高计算准确度、低硬件开销的高效随机源电路配置方法与优化方法，所述高计算准确度、低硬件开销的高效随机源电路配置优化方法使用的假设如下：假设m个线性反馈移位寄存器具有相同的反馈多项式；假设第i个线性反馈移位寄存器的初始值为S
i
；另考虑一个参考线性反馈移位寄存器，其具有相同的反馈多项式，但初始值为1，假设参考线性反馈移位寄存器在T(S
i
)时刻输出S
i
；假设对于n比特线性反馈移位寄存器，可能的反馈多项式数目为f；假设对于一个n比特线性反馈移位寄存器，信号从第1个D触发器转移至第n个D触发器；假设在所述高计算准确度、低硬件开销的高效随机源电路优化方法中，使用h个连续D触发器序列实现m个线性反馈移位寄存器，第i个D触发器序列包含q
i
个D触发器；假设u、t
d
、t
b
为设计者自定义参数，其中u为探索空间上限，一般范围为[1,2
n
‑
1]，t
d
和t
b
为配置方法搜索次数上限，大于等于1。
[0008]所述一种高计算准确度、低硬件开销的高效随机源电路配置优化方法基于所述假设优化上述一种高计算准确度、低硬件开销的高效随机源电路的m个线性反馈移位寄存器、(m+1)个比特重排列元件的配置与实现方式，使得所述高计算准确度、低硬件开销的高效随机源电路的计算准确度提高且硬件开销降低。
[0009]优选地，上述一种高计算准确度、低硬件开销的高效随机源电路配置方法，所述配置方法为循环配置方法，包括以下步骤：
[0010]S1、假设最低计算误差MAE
min
为正无穷大，最优配置C
*
为空；
[0011]S2、赋值i＝1；
[0012]S3、选择第i个可能的反馈多项式配置m个线性反馈移位寄存器；
[0013]S4、选择第一个线性反馈移位寄存器的初始值S1，使其满足T(S1)＝u；
[0014]S5、赋值j＝1；
[0015]S6、随机选择其余(m
‑
1)个线性反馈本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种随机计算随机源电路，其特征在于，包括：m个n比特线性反馈移位寄存器，用以产生m个n比特随机二进制数；(m+1)个n比特重排列元件，用以重排列线性反馈移位寄存器产生的随机二进制数的比特，其中前两个重排列元件均作用于第1个线性反馈移位寄存器的输出，后(m
‑
1)个重排列元件分别作用于后(m
‑
1)个线性反馈移位寄存器的输出；2m个比特选取元件，用以选取重排列元件输出的比特并组合生成m个新的n比特随机二进制数，其中前(m+1)个比特选取元件均作用于第1个重排列元件的输出，后(m
‑
1)个比特选取元件分别作用于后(m
‑
1)个重排列元件的输出。具体而言，假设第1个比特重排列元件的n个输出比特被切分为m段，其中前段各有个比特，后段各有个比特；对于第i个比特选取元件，当1≤i≤m时，其选取第1个比特重排列元件输出的第i段中的比特作为新的第i个随机二进制数的前或个最高比特位；当时，第i个比特选取元件选取第(i
‑
m)个重排列元件输出的前个比特作为新的第(i
‑
m)个随机二进制数的后个最低比特位；当时，第i个比特选取元件选取第(i
‑
m)个重排列元件输出的前个比特作为新的第(i
‑
m)个随机二进制数的后个最低比特位。2.根据权利要求1所述的一种随机计算的随机源电路，其特征在于：设m＝3，n＝8，则3个8比特线性反馈移位寄存器产生3个8比特随机二进制数；4个8比特重排列元件重排列线性反馈移位寄存器产生的随机二进制数的比特，其中前2个比特重排列元件均作用于第1个线性反馈移位寄存器的输出，第3、4个比特重排列元件分别作用于第2、3个线性反馈移位寄存器的输出；6个比特选取元件选取比特重排列元件的输出比特，其中前3个比特选取元件均作用于第1个比特重排列元件的输出，第4、5、6个比特选取元件依次作用于第2、3、4个比特重排列元件的输出。具体而言，第1个比特重排列元件的8个输出比特被切分为3段，前2段有3个比特，后1段有2个比特；第1、2、3个比特选取元件分别选取第1个比特重排列元件输出的第1、2、3段中的比特作为新的第1个随机二进制数的3个最高比特位、新的第2个随机二进制数的3个最高比特位和新的第3个随机二进制数的2个最高比特位；第4、5个比特选取元件分别选取第2、3个比特重排列元件输出的前5个比特作为新的第1个随机二进制数的后5个比特位和新的第2个随机二进制数的后5个比特位；第6个比特选取元件选取第4个比特重排列元件输出的前6个比特作为新的第3个随机二进制数的后6个比特位。3.一种随机计算随机源电路的配置优化方法，其特征在于：假设m个线性反馈移位寄存器具有相同的反馈多项式；假设第i个线性反馈移位寄存器的初始值为S
i
；另考虑一个参考线性反馈移位寄存器，其具有相同的反馈多项式，但初始值为1，假设参考线性反馈移位寄存器在T(S
i
)时刻输出S
i
；假设对于n比特线性反馈移位寄存器，可能的反馈多项式数目为f；假设对于一个n比特线性反馈移位寄存器，信号从第1个D触发器转移至第n个D触发器；假设在所述随机计算的随机源电路及其配置优化方法中，使用h个连续D触发器序列实现m个线性反馈移位寄存器，第i个D触发器序列包含q
i
个D触发器；假设u、t
d
...

【专利技术属性】
技术研发人员：钟坤材，钱炜慷，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：