半导体装置的模拟方法、模拟装置、模拟程序产品及数据结构制造方法及图纸

实施方式提供能够提高精度的半导体装置的模拟方法、半导体装置的模拟装置、半导体装置的模拟程序产品及数据结构。实施方式的模拟方法是半导体装置的模拟方法。半导体装置包含第一电极、第二电极、配置于第一电极与第二电极之间的半导体部分、配置于半导体部分内的绝缘部件、配置于绝缘部件内的第三电极以及在绝缘部件内配置于第一电极与第三电极之间的第四电极。半导体部分包含与第一电极连接的第一导电型的第一半导体层、与第二电极连接的第一导电型的第二半导体层以及与第一半导体层及第二半导体层相接的第二导电型的第三半导体层。使连接在第二电极与第四电极之间的第一电阻的值根据第一电极与第二电极之间的第一电压的值而变化。压的值而变化。压的值而变化。

【技术实现步骤摘要】
半导体装置的模拟方法、模拟装置、模拟程序产品及数据结构
[0001]关联申请
[0002]本申请享受以日本专利申请第2021
‑
149934号(申请日：2021年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]实施方式涉及半导体装置的模拟方法、半导体装置的模拟装置、半导体装置的模拟程序产品及数据结构。

技术介绍

[0004]近年来，作为电力控制用的MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor：金属氧化物半导体场效应晶体管)，开发出了将栅极电极配置于沟槽内且在栅极电极的下方设置场板电极(FP)的FP型MOSFET。FP型MOSFET多数情况下是一边通过模拟推测电气特性一边推进开发。因此，要求模拟精度的提高。

技术实现思路

[0005]实施方式提供一种能够提高精度的半导体装置的模拟方法、半导体装置的模拟装置、半导体装置的模拟程序产品及数据结构。
[0006]实施方式的模拟方法是半导体装置的模拟方法。所述半导体装置包含第一电极、第二电极、配置于所述第一电极与所述第二电极之间的半导体部分、配置于所述半导体部分内的绝缘部件、配置于所述绝缘部件内的第三电极以及在所述绝缘部件内配置于所述第一电极与所述第三电极之间的第四电极。所述半导体部分包含与所述第一电极连接的第一导电型的第一半导体层、与所述第二电极连接的第一导电型的第二半导体层以及与所述第一半导体层及所述第二半导体层相接的第二导电型的第三半导体层。使连接在所述第二电极与所述第四电极之间的第一电阻的值根据所述第一电极与所述第二电极之间的第一电压的值而变化。
附图说明
[0007]图1是表示第一实施方式的模拟装置的框图。
[0008]图2是表示第一实施方式中作为模拟对象的半导体装置的剖面图。
[0009]图3是取横轴为时间且取纵轴为漏极
‑
源极间电压V
DS
及漏极
‑
源极间电流Id来表示半导体装置的动作的线图。
[0010]图4是向图2所示的半导体装置重叠等效电路的要素而得的图。
[0011]图5表示第一实施方式的模拟中假定的等效电路的电路图。
[0012]图6是取横轴为漏极
‑
源极间的电压V
DS
且取纵轴为漏极
‑
源极间的电阻R
DS(OFF)
来表示第一实施方式中的电压V
DS
与电阻R
DS(OFF)
的关系的线图。
[0013]图7是表示第一实施方式的模拟方法的图。
[0014]图8是取横轴为漏极
‑
源极间的电压V
DS
且取纵轴为漏极
‑
源极间的电阻R
DS(OFF)
来表示第二实施方式中的电压V
DS
与电阻R
DS(OFF)
的关系的线图。
[0015]图9是表示第三实施方式的模拟方法的图。
[0016]图10表示试验例中使用的电阻负载开关电路的电路图。
[0017]图11的(a)～(c)是取横轴为时间且取纵轴为漏极
‑
源极间电压V
DS
及漏极
‑
源极间电流Id来表示试验例的结果的线图。
具体实施方式
[0018]<第一实施方式>
[0019]本实施方式是对半导体装置的动作进行推定的模拟装置、模拟方法、模拟程序产品以及在模拟中使用的数据结构。
[0020]图1是表示本实施方式的模拟装置的框图。
[0021]如图1所示，在本实施方式的模拟装置1中，设有运算部10、存储部20和输入输出部30。运算部10例如包含CPU(CentralProcessing Unit：中央运算处理装置)。存储部20例如包含SSD(Solid State Drive：固态驱动器)或HDD(Hard DiskDrive：硬盘驱动器)。输入输出部30例如包含键盘及显示器等接口机构、以及各种线缆端子及无线设备等与外部之间的通信机构。运算部10与存储部20及输入输出部30连接。在存储部20中，存储有后述的模拟程序产品。
[0022]接下来，对本实施方式中作为模拟对象的半导体装置进行说明。
[0023]图2是表示本实施方式中作为模拟对象的半导体装置的剖面图。
[0024]如图2所示，本实施方式中作为模拟对象的半导体装置100是场板型MOSFET。在半导体装置100中，设有漏极电极101(第一电极)、源极电极102(第二电极)、栅极电极103(第三电极)、场板(FP)电极104(第四电极)、半导体部分110及绝缘部件120。此外，以下将列举半导体装置100为n沟道型MOSFET(nMOS)的情况为例进行说明，但半导体装置100也可以是p沟道型MOSFET(pMOS)。
[0025]在图2中，在与半导体装置100连接的外部端子中，将与漏极电极101连接的漏极端子标记成了“Drain”，将与源极电极102连接的源极端子标记成了“Source”，将与栅极电极103连接的栅极端子标记成了“Gate”。对于后述的其它附图也是相同的。
[0026]半导体部分110配置于漏极电极101与源极电极102之间。绝缘部件120配置于半导体部分110内。绝缘部件120没有到达半导体部分110中的漏极电极101侧的表面(下表面)，但是到达了源极电极102侧的表面(上表面)。栅极电极103配置于绝缘部件120内。FP电极104在绝缘部件120内配置于漏极电极101与栅极电极103之间。
[0027]绝缘部件120、栅极电极103及FP电极104在与图1的纸面垂直方向(以下，也称为“沟槽方向”)上呈线状地延伸。栅极电极103及FP电极104通过绝缘部件120相互绝缘，并且与半导体部分110绝缘。FP电极104在图1的纸面的进深方向或近前方向的位置被引出到半导体部分110上并与源极电极102连接。此外，在本说明书中，“连接”是指电连接。
[0028]在半导体部分110中，设有漂移层111(第一半导体层)、源极层112(第二半导体层)及基极层113(第三半导体层)。漂移层111与漏极电极101连接，其导电型为n
－
型。源极层112与源极电极102连接，其导电型为n
+
型。源极层112的载流子浓度比漂移层111的载流子浓度
高。基极层113配置于漂移层111与源极层112之间，且与漂移层111、源极层112及源极电极102相接。基极层113的导电型是p
－
型。漂移层111和源极层112经由基极层113相互隔离。此外，在半导体装置100是pMOS的情况下，上述的n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的模拟方法，所述半导体装置包含：第一电极；第二电极；配置于所述第一电极与所述第二电极之间的半导体部分；配置于所述半导体部分内的绝缘部件；配置于所述绝缘部件内的第三电极；以及第四电极，其在所述绝缘部件内配置于所述第一电极与所述第三电极之间，所述半导体部分包含：与所述第一电极连接的第一导电型的第一半导体层；与所述第二电极连接的第一导电型的第二半导体层；以及第二导电型的第三半导体层，其与所述第一半导体层及所述第二半导体层相接，所述半导体装置的模拟方法的特征在于，使连接在所述第二电极与所述第四电极之间的第一电阻的值根据所述第一电极与所述第二电极之间的第一电压的值而变化。2.根据权利要求1所述的半导体装置的模拟方法，其特征在于，所述第一电压的值越高，则使所述第一电阻的值越高。3.根据权利要求1所述的半导体装置的模拟方法，其特征在于，利用包含所述第一电压的算式来计算所述第一电阻的值。4.根据权利要求3所述的半导体装置的模拟方法，其特征在于，所述算式是二次式。5.根据权利要求3所述的半导体装置的模拟方法，其特征在于，所述算式包含激活函数。6.根据权利要求1所述的半导体装置的模拟方法，其特征在于，参照包含所述第一电压的值与所述第一电阻的值的对应关系在内的数据结构，获取与所述第一电压的值对应的所述第一电阻的值。7.根据权利要求1～6中任一项所述的半导体装置的模拟方法，其特征在于，假定如下等效电路，该等效电路包含：连接在所述第一电极与所述第二电极之间的第一电容；连接在所述第一电极与所述第三电极之间的第二电容；连接在所述第二电极与所述第三电极之间的第三电容；第二电阻，连接在所述第二电容与所述第三电容的第一连接点和所述第三电极之间；与所述第一电极连接的第四电容；与所述第一连接点连接的第五电容；以及所述第一电阻，连接在所述第四电容与所述第五电容的第二连接点和所述第二电极之间。8.根据权利要求7所述的半导体装置的模拟方法，其特征在于，所述第一电压越高，则所述第一电容越小。9.一种半导体装置的模拟装置，所述半导体装置包含：第一电极；...

【专利技术属性】
技术研发人员：山本洋，长谷川光平，原琢磨，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：