一种带有电压峰值抑制原胞的IGBT芯片制造技术

本发明专利技术涉及一种带有电压峰值抑制原胞的IGBT芯片，其抑制多晶硅栅极表面设有P型多晶硅反型层，P型多晶硅反型层与N型表面多晶股连接层接触，从而形成PN结二极管，该PN结二极管及由抑制多晶硅栅极引入的内置电阻串联形成抑制电路，以抑制芯片关断时栅极放电电流的速度，进而减小了由此产生的峰值电压。进而减小了由此产生的峰值电压。进而减小了由此产生的峰值电压。

【技术实现步骤摘要】
一种带有电压峰值抑制原胞的IGBT芯片


[0001]本专利技术涉及一种IGBT芯片，尤其涉及一种带有电压峰值抑制原胞的IGBT芯片。

技术介绍

[0002]由于杂散电感L
σ
的存在，在IGBT关断过程中，会产生很高的电压过冲，这个电压过冲的值等于
‑
L
σ
*di/dt。如果杂散电感和di/dt比较大，电压峰值将远高于母线电压。而且，在感性负载情况下，由于此时的电流很高，所以很容易引发动态雪崩，从而使得器件失效，这种情况在器件并列使用时尤为严重。
[0003]通常的解决方式是增加器件的米勒电容和栅极电阻，这样，在电压的上升过程中，通过对米勒电压充电时的位移电流及栅电阻提高栅极对地电压，沟道重新开启，沟道电流会有效的降低关断过程中电流下降速度，以阻止打压峰值的高度。但是为了有效抑制峰值电压而引入的米勒电容和栅极电阻不可避免的增加了开通时的能耗。

技术实现思路

[0004]为解决上述电压过冲引起的器件失效问题，本专利技术的目的是提供一种带有电压峰值抑制原胞的IGBT芯片，其在原胞阵列中引入抑制电路来降低峰值电压，同时有效的降低了它对开通过程的影响。
[0005]本专利技术的带有电压峰值抑制原胞的IGBT芯片，包括带有电压峰值抑制原胞的IGBT芯片，包括芯片本体，芯片本体包括多个正常元胞，芯片本体还包括若干抑制元胞，抑制元胞的衬底表面设有元胞栅极沟槽及抑制栅极沟槽，元胞栅极沟槽内设有元胞区多晶硅栅极，抑制栅极沟槽内设有抑制多晶硅栅极，元胞区多晶硅栅极及抑制多晶硅栅极均为N型多晶硅，抑制多晶硅栅极的表面设有P型多晶硅反型层，抑制多晶硅栅极及元胞区多晶硅栅极之间还设有位于衬底表面的N型表面多晶硅连接层，N型表面多晶硅连接层的一端连接P型多晶硅反型层，另一端与元胞区多晶硅栅极连接，所述元胞栅极沟槽与相邻正常元胞的栅极沟槽之间，或与相邻抑制元胞的元胞栅极沟槽之间设有位于衬底表面的发射极区，所述P型多晶硅反型层、N型表面多晶硅连接层及元胞区多晶硅栅极的表面均设有绝缘介质层，所述元胞栅极沟槽的上方设有发射极金属，发射极金属通过发射极接触孔与发射极区连接，所述抑制栅极沟槽上方设有栅极金属，栅极金属通过栅极接触孔与抑制多晶硅栅极连接。
[0006]该带有电压峰值抑制原胞的IGBT芯片的优点在于，其抑制多晶硅栅极表面设有P型多晶硅反型层，P型多晶硅反型层与N型表面多晶硅连接层接触，从而形成PN结二极管，该PN结二极管及由抑制多晶硅栅极引入的内置电阻串联形成抑制电路，以抑制芯片关断时栅极放电电流的速度，进而减小由此产生的峰值电压。
[0007]本专利技术的带有电压峰值抑制原胞的IGBT芯片，所述抑制多晶硅栅极的宽度小于元胞区多晶硅栅极的宽度。
[0008]该设计增加了由抑制多晶硅栅极引入的内置抑制栅电阻的阻值。具体实施时，操作人员可通过调整抑制多晶硅栅极的宽度，以调整其内置抑制栅电阻大小。
[0009]上述说明仅是本专利技术技术方案的概述，为了能够更清楚地了解本专利技术的技术手段，并依照说明书的内容予以具体实施，以下以本专利技术的实施例对其进行详细说明。
附图说明
[0010]图1是带有电压峰值抑制原胞的IGBT芯片的平面示意图；
[0011]图2是抑制元胞的平面示意图；
[0012]图3是与图1中C1虚线对应的IGBT芯片局部剖视图；
[0013]图4是与图1中C2虚线对应的IGBT芯片局部剖视图；
[0014]图5是与图1中C3虚线对应的IGBT芯片局部剖视图；
[0015]图6是正常元胞与抑制元胞的电路连接示意图；
[0016]图中，衬底1，元胞栅极沟槽2，抑制栅极沟槽3，元胞区多晶硅栅极4，抑制多晶硅栅极5，P型多晶硅反型层6，N型表面多晶硅连接层7，发射极区8，绝缘介质层9，发射极金属10，发射极接触孔11，栅极金属12，栅极接触孔13。
具体实施方式
[0017]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。
[0018]实施例一：
[0019]参见图1至6，本实施例的带有电压峰值抑制原胞的IGBT芯片，包括芯片本体，芯片本体包括多个正常元胞，芯片本体还包括若干抑制元胞，抑制元胞的衬底1表面设有元胞栅极沟槽2及抑制栅极沟槽3，元胞栅极沟槽内设有元胞区多晶硅栅极4，抑制栅极沟槽内设有抑制多晶硅栅极5，元胞区多晶硅栅极及抑制多晶硅栅极均为N型多晶硅，抑制多晶硅栅极的表面设有P型多晶硅反型层6，抑制多晶硅栅极及元胞区多晶硅栅极之间还设有位于衬底表面的N型表面多晶硅连接层7，N型表面多晶硅连接层的一端连接P型多晶硅反型层，另一端与元胞区多晶硅栅极连接，元胞栅极沟槽与相邻正常元胞的栅极沟槽之间，或与相邻抑制元胞的元胞栅极沟槽之间设有位于衬底表面的发射极区8，本实施例中，发射极区位于元胞栅极沟槽与相邻正常元胞的栅极沟槽之间，P型多晶硅反型层、N型表面多晶硅连接层及元胞区多晶硅栅极的表面均设有绝缘介质层9，元胞栅极沟槽的上方设有发射极金属10，发射极金属通过发射极接触孔11与发射极区连接，抑制栅极沟槽上方设有栅极金属12，栅极金属通过栅极接触孔13与抑制多晶硅栅极连接。
[0020]本专利技术的带有电压峰值抑制原胞的IGBT芯片，其抑制多晶硅栅极表面设有P型多晶硅反型层，P型多晶硅反型层与N型表面多晶硅连接层接触，从而形成PN结二极管，该PN结二极管及由抑制多晶硅栅极引入的内置电阻串联形成抑制电路，以抑制芯片关断时栅极放电电流的速度，进而减小由此产生的峰值电压。
[0021]具体的，在原胞开启过程中，抑制多晶硅栅极通过内置电阻和二极管向正常沟道区充电，但关断过程中，抑制多晶硅栅极的放电电流受到内置电阻和二极管的抑制，抑制原胞的关断被延缓，也意味着器件电流下降速度降低，关断峰值电压也相应降低，而开通时充电电流不会受到二极管的抑制。
[0022]由于内置电阻和二极管的引入，抑制原胞和正常原胞的比例可以降到最低，这减
小了它对开通的影响，更重要的是，开通时，抑制原胞可以通过正常的元胞栅极沟槽工作，而抑制栅极沟槽长度和元胞栅极沟槽的长度相差不多，对开通的影响甚至可以忽略。
[0023]其中，正常元胞与现有的IGBT芯片元胞类似，其具体结构及原理不再赘述。
[0024]作为优选，本实施例带有电压峰值抑制原胞的IGBT芯片，抑制多晶硅栅极的宽度小于元胞区多晶硅栅极的宽度。
[0025]该设计增加了由抑制多晶硅栅极引入的内置抑制栅电阻的阻值。具体实施时，操作人员可通过调整抑制多晶硅栅极的宽度，以调整其内置抑制栅电阻大小。
[0026]此外，操作人员可通过控制P型多晶硅反型层的注入浓度，及其与N型表面多晶硅连接层的交叠宽度，来控制PN结反向漏电的大小，以此调节器件关断过程中抑制多晶硅栅极通过二极管反向放电电流的大小。
[0027]以上仅是本专利技术优选的实施方式，用于辅助本领域技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有电压峰值抑制原胞的IGBT芯片，包括芯片本体，芯片本体包括多个正常元胞，其特征在于：芯片本体还包括若干抑制元胞，抑制元胞的衬底(1)表面设有元胞栅极沟槽(2)及抑制栅极沟槽(3)，元胞栅极沟槽内设有元胞区多晶硅栅极(4)，抑制栅极沟槽内设有抑制多晶硅栅极(5)，元胞区多晶硅栅极及抑制多晶硅栅极均为N型多晶硅，抑制多晶硅栅极的表面设有P型多晶硅反型层(6)，抑制多晶硅栅极及元胞区多晶硅栅极之间还设有位于衬底表面的N型表面多晶硅连接层(7)，N型表面多晶硅连接层的一端连接P型多晶硅反型层，另一端与元胞区多晶硅栅极连接，...

【专利技术属性】
技术研发人员：吴小利，王海军，
申请(专利权)人：上海擎茂微电子科技有限公司，
类型：发明
国别省市：