浅沟槽隔离结构的制备方法及浅沟槽隔离结构技术

本申请涉及一种浅沟槽隔离结构的制备方法及浅沟槽隔离结构。浅沟槽隔离结构的制备方法包括：提供基底；于所述基底内形成初始浅沟槽隔离结构；于所述基底上形成图形化掩膜层，所述图形化掩膜层具有开口；其中，所述开口暴露出所述初始浅沟槽隔离结构；基于所述开口，对所述初始浅沟槽隔离结构进行掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀特性，得到浅沟槽隔离结构。通过改变外露于基底的初始浅沟槽隔离结构的刻蚀特性，使得获得的浅沟槽隔离结构的外露于基底的这部分结构不易被刻蚀，后续制程中各种刻蚀、清洗工艺不会对浅沟槽隔离结构造成破坏，避免在浅沟槽隔离结构中产生凹坑，帮助提升器件性能。帮助提升器件性能。帮助提升器件性能。

【技术实现步骤摘要】
浅沟槽隔离结构的制备方法及浅沟槽隔离结构


[0001]本申请涉及半导体
，特别是涉及一种浅沟槽隔离结构的制备方法及浅沟槽隔离结构。

技术介绍

[0002]随着半导体技术的发展，半导体工艺制程的相关技术和半导体结构的相关产品也在不断改进。
[0003]在常规的半导体器件的生产工艺中，在形成浅沟槽隔离结构的工艺过程中以及形成浅沟槽隔离结构之后，工艺制程不可避免会涉及到刻蚀、清洗等工艺，会对浅沟槽隔离结构造成刻蚀破坏等，会在浅沟槽隔离结构上表面的边缘区域产生凹坑(Divot)。

技术实现思路

[0004]基于此，有必要针对上述的浅沟槽隔离结构上表面的边缘区域产生凹坑的问题提供一种浅沟槽隔离结构的制备方法、浅沟槽隔离结构及半导体器件的制备方法。
[0005]为了实现上述目的，一方面，本申请提供了一种浅沟槽隔离结构的制备方法，包括：
[0006]提供基底；
[0007]于所述基底内形成初始浅沟槽隔离结构；
[0008]于所述基底上形成图形化掩膜层，所述图形化掩膜层具有开口；其中，所述开口暴露出所述初始浅沟槽隔离结构；
[0009]基于所述开口，对所述初始浅沟槽隔离结构进行掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀特性，得到浅沟槽隔离结构。
[0010]本申请的浅沟槽隔离结构的制备方法，通过在基底内形成初始浅沟槽隔离结构以及在基底上形成图形化掩膜层，图形化掩膜层具有开口，开口暴露出初始浅沟槽隔离结构，通过对初始浅沟槽隔离结构进行掺杂，以改变外露于基底的初始浅沟槽隔离结构的刻蚀特性，使得获得的浅沟槽隔离结构的外露于基底的这部分结构不易被刻蚀，因此在后续制程中各种刻蚀、清洗工艺不会对浅沟槽隔离结构造成破坏，避免在浅沟槽隔离结构中产生凹坑，帮助提升器件性能。
[0011]在其中一个实施例中，所述基于所述开口，对所述初始浅沟槽隔离结构进行掺杂，包括：
[0012]基于所述开口，对所述初始浅沟槽隔离结构进行特征离子掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀速率。
[0013]在其中一个实施例中，所述对所述初始浅沟槽隔离结构进行特征离子掺杂，包括：
[0014]对所述初始浅沟槽隔离结构进行氮离子或碳离子掺杂。
[0015]在其中一个实施例中，所述对所述初始浅沟槽隔离结构进行掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀特性，包括：
[0016]对所述初始浅沟槽隔离结构进行掺杂，以于所述初始浅沟槽隔离结构内形成阻挡层；其中，所述阻挡层外露于所述基底。
[0017]在其中一个实施例中，所述阻挡层的厚度大于外露于所述基底的初始浅沟槽隔离结构的厚度。
[0018]在其中一个实施例中，所述于所述基底内形成初始浅沟槽隔离结构之前，所述方法还包括：
[0019]于所述基底的上表面形成前置氧化层，其中，所述初始浅沟槽隔离结构沿厚度方向贯穿所述前置氧化层并延伸至所述基底内。
[0020]在其中一个实施例中，所述基于所述开口，对所述初始浅沟槽隔离结构进行掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀特性，得到浅沟槽隔离结构之后，所述方法还包括：
[0021]去除所述前置氧化层。
[0022]在其中一个实施例中，在同一刻蚀条件下，所述阻挡层被刻蚀的速率小于所述前置氧化层被刻蚀的速率。
[0023]本申请还提供一种浅沟槽隔离结构，采用上述任一项方案所述的浅沟槽隔离结构的制备方法制备获得。
[0024]本申请的浅沟槽隔离结构，采用本申请的浅沟槽隔离结构的制备方法制备获得，其中，通过在基底内形成初始浅沟槽隔离结构以及在基底上形成图形化掩膜层，图形化掩膜层具有开口，开口暴露出初始浅沟槽隔离结构，通过对初始浅沟槽隔离结构进行掺杂，以改变外露于基底的初始浅沟槽隔离结构的刻蚀特性，使得获得的浅沟槽隔离结构的外露于基底的这部分结构不易被刻蚀，因此在后续制程中各种刻蚀、清洗工艺不会对浅沟槽隔离结构造成破坏，可以获得没有凹坑的浅沟槽隔离结构，帮助提升器件性能。
[0025]本申请还提供一种半导体器件的制备方法，包括：
[0026]采用上述任一项方案所述的浅沟槽隔离结构的制备方法制备获得浅沟槽隔离结构；
[0027]于所述基底的上表面以及外露于所述基底的浅沟槽隔离结构的部分侧壁形成栅氧化层；
[0028]于所述栅氧化层的上表面形成导电层；
[0029]于所述栅氧化层的侧壁以及所述导电层的上表面和所述导电层的侧壁形成隔离层；
[0030]对所述基底进行离子注入，以于所述基底内形成源区和漏区。
[0031]本申请的半导体器件的制备方法，采用本申请的浅沟槽隔离结构的制备方法制备获得浅沟槽隔离结构，其中，通过对初始浅沟槽隔离结构进行掺杂，以改变外露于基底的初始浅沟槽隔离结构的刻蚀特性，使得获得的浅沟槽隔离结构的外露于基底的这部分结构不易被刻蚀，因此在后续形成栅极结构的制程中涉及的刻蚀、清洗工艺不会对浅沟槽隔离结构造成破坏，可以获得完整的没有凹坑的浅沟槽隔离结构以及半导体器件，这样可以避免因相关技术中的凹坑使得加压时器件提前开启，对应的器件的栅极电压
‑
漏极电流的曲线会产生双峰效应(Double－Hump)现象，可以提升器件的电性能。
附图说明
[0032]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1为常规半导体器件产生凹坑时的截面结构示意图；
[0034]图2为一实施例中提供的浅沟槽隔离结构的制备方法的流程图；
[0035]图3为一实施例中提供的浅沟槽隔离结构的制备方法中于基底的上表面形成前置氧化层的步骤所得结构的截面结构示意图；
[0036]图4为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S102所得结构的截面结构示意图；
[0037]图5为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S103所得结构的截面结构示意图；
[0038]图6为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S104所得结构的截面结构示意图；
[0039]图7为一实施例中提供的浅沟槽隔离结构的制备方法中去除图形化掩膜层所得结构的截面结构示意图；
[0040]图8为一实施例中提供的浅沟槽隔离结构的制备方法中去除前置氧化层的步骤所得结构的截面结构示意图；
[0041]图9为一实施例中提供的半导体器件的制备方法的流程图。
[0042]附图标记说明：
[0043]1‑
基底；2
‑
前置氧化层；3
‑
浅沟槽隔离结构；31
‑
初始浅沟槽隔离结构；32
‑
阻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：提供基底；于所述基底内形成初始浅沟槽隔离结构；于所述基底上形成图形化掩膜层，所述图形化掩膜层具有开口；其中，所述开口暴露出所述初始浅沟槽隔离结构；基于所述开口，对所述初始浅沟槽隔离结构进行掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀特性，得到浅沟槽隔离结构。2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述基于所述开口，对所述初始浅沟槽隔离结构进行掺杂，包括：基于所述开口，对所述初始浅沟槽隔离结构进行特征离子掺杂，以改变外露于所述基底的初始浅沟槽隔离结构的刻蚀速率。3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，所述对所述初始浅沟槽隔离结构进行特征离子掺杂，包括：对所述初始浅沟槽隔离结构进行氮离子或碳离子掺杂。4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述对所述初始浅沟槽隔离结构进行掺杂，包括：对所述初始浅沟槽隔离结构进行掺杂，以于所述初始浅沟槽隔离结构内形成阻挡层；其中，所述阻挡层外露于所述基底。5.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于，所述阻挡层的厚度大于外露于所述基底的初始浅沟槽隔离结构的厚度。6.根据权利要求4所述的...

【专利技术属性】
技术研发人员：刘欠欠，李钊，黄永彬，李乐，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：