半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，方法包括：提供待刻蚀层；在所述待刻蚀层表面形成若干刻蚀阻挡结构；在若干所述刻蚀阻挡结构的侧壁面形成保护层；在形成所述保护层后，在若干所述刻蚀阻挡结构和所述待刻蚀层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构和所述待刻蚀层的部分表面；以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成若干第一导电开口；在若干所述第一导电开口内形成若干第一导电结构。从而，增大了工艺窗口，并且，提高了半导体结构的可靠性。半导体结构的可靠性。半导体结构的可靠性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。
[0003]然而，随着元件的尺寸要求越来越小，所形成的与半导体器件连接的导电结构的尺寸越来越小，导致现有的半导体结构的可靠性较差，并且，现有制造工艺的工艺窗口小。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以增大工艺窗口并提高半导体结构的可靠性。
[0005]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于衬底和若干所述栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面；位于相邻鳍部之间的第一介质层表面的若干刻蚀阻挡结构，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上；位于若干所述刻蚀阻挡结构侧壁面的保护层；位于所述第一介质层内的若干第一导电开口，所述第一导电开口的延伸方向垂直于所述鳍部的延伸方向，所述第一导电开口暴露出所述源漏结构顶面，并且，在所述第一导电开口的延伸方向上，所述第一导电开口的投影与所述刻蚀阻挡结构的投影之间有间隙。
[0006]可选的，还包括：位于若干所述刻蚀阻挡结构和所述第一介质层上的第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构、保护层和第一导电开口，并且，所述刻蚀阻挡结构和保护层在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向。
[0007]可选的，在垂直于刻蚀阻挡结构侧壁面的方向上，所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同。
[0008]可选的，所述保护层的材料包括氮化硅。
[0009]可选的，所述保护层的厚度范围为5埃～3纳米。
[0010]可选的，所述刻蚀阻挡结构的材料包括氮化钛。
[0011]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层表面形成若干刻蚀阻挡结构；在若干所述刻蚀阻挡结构的侧壁面形成保护层；在形成所述保护层后，在若干所述刻蚀阻挡结构和所述待刻蚀层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构和所述待刻蚀层的部分表面，并且，所述刻蚀阻挡结构在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向；以所述第一掩膜层和若干所述
刻蚀阻挡结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成若干第一导电开口；在若干所述第一导电开口内形成若干第一导电结构。
[0012]可选的，在若干所述刻蚀阻挡结构的侧壁面形成保护层的方法包括：在所述待刻蚀层和若干所述刻蚀阻挡结构表面形成侧墙膜；采用各向异性的刻蚀工艺刻蚀所述侧墙膜，直至暴露出若干所述刻蚀阻挡结构顶面以及所述待刻蚀层表面。
[0013]可选的，所述各向异性的刻蚀工艺包括等离子体刻蚀工艺。
[0014]可选的，形成所述侧墙膜的工艺包括原子层沉积工艺。
[0015]可选的，所述待刻蚀层包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于所述衬底和若干栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面。
[0016]可选的，所述第一掩膜开口暴露出所述源漏结构上的第一介质层表面，并且，所述鳍部在待刻蚀层表面的投影沿第一方向贯穿第一掩膜开口在待刻蚀层表面的投影。
[0017]可选的，所述刻蚀阻挡结构位于相邻鳍部之间的第一介质层上，并且，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上。
[0018]可选的，形成若干第一导电开口的方法包括：以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述第一介质层，直至暴露出所述源漏结构顶面；所述第一导电结构与所述源漏结构顶面接触。
[0019]可选的，还包括：在形成第一导电结构之后，在第一介质层和第一导电结构表面形成第二介质层；在所述第一介质层和第二介质层内形成与栅结构顶面接触的若干第二导电结构，在第一掩膜开口的延伸方向上，若干所述第二导电结构中的至少一个还位于相邻第一导电结构之间的第一介质层内，并且，所述相邻第一导电结构之间的间距大于第二导电结构的宽度。
[0020]可选的，所述刻蚀阻挡层的材料包括氮化钛，所述保护层的材料包括氮化硅。
[0021]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0022]本专利技术的技术方案提供的半导体结构的形成方法中，通过在刻蚀阻挡结构的侧壁面形成保护层，使刻蚀阻挡结构的侧壁在形成第一导电开口的刻蚀过程中被保护，因此，在形成第一导电开口的刻蚀过程中，能够减少对刻蚀阻挡结构侧壁的损耗，使得刻蚀阻挡结构在宽度方向上的尺寸、以及刻蚀阻挡结构侧壁的形貌能够无变化或变化小。从而，不仅增大了形成第一导电开口的刻蚀工艺的工艺窗口。另一方面，第一导电开口的侧壁形貌更好、第一导电开口的尺寸精度更高，使得被刻蚀阻挡结构间隔的第一导电开口之间连通的风险小，使得后续形成的相邻第一导电结构之间短接的风险小，进而，提高了半导体结构的可靠性。
附图说明
[0023]图1至图4是一种半导体结构的形成过程各步骤的剖面结构示意图；
[0024]图5至图22是本专利技术一实施例的半导体结构的形成方法各步骤的剖面结构示意图；
[0025]图23是本专利技术另一实施例的半导体结构的形成方法的步骤的剖面结构示意图。
具体实施方式
[0026]如
技术介绍
所述，现有技术的半导体结构的可靠性较差，并且，现有制造工艺的工艺窗口小。
[0027]现结合以下附图进行详细说明。
[0028]图1至图4是一种半导体结构的形成过程各步骤的剖面结构示意图。
[0029]请参考图1和图2，图1是图2的俯视结构示意图，图2是图1中沿X1
‑
X2 方向的剖面结构示意图，提供待刻蚀层100。
[0030]请继续参考图1和图2，在待刻蚀层100表面形成若干刻蚀阻挡结构110；在刻蚀阻挡结构110和待刻蚀层100上形成开口掩膜层120，所述开口掩膜层 120暴露出部分刻蚀阻挡结构110和待刻蚀层100表面。
[0031]请参考图3，图3与图2的视图方向一致，以所述刻蚀阻挡结构110和开口掩膜层120为掩膜，刻蚀所述待刻蚀层100，在所述待刻蚀层100内形成若干导电开口131。
[0032]图3中的区域P是指：刻蚀待刻蚀层100以形成导电开口131之前，未被损耗的刻蚀阻挡结构110的形状。
[0033]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于衬底和若干所述栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面；位于相邻鳍部之间的第一介质层表面的若干刻蚀阻挡结构，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上；位于若干所述刻蚀阻挡结构侧壁面的保护层；位于所述第一介质层内的若干第一导电开口，所述第一导电开口的延伸方向垂直于所述鳍部的延伸方向，所述第一导电开口暴露出所述源漏结构顶面，并且，在所述第一导电开口的延伸方向上，所述第一导电开口的投影与所述刻蚀阻挡结构的投影之间有间隙。2.如权利要求1所述的半导体结构，其特征在于，还包括：位于若干所述刻蚀阻挡结构和所述第一介质层上的第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构、保护层和第一导电开口，并且，所述刻蚀阻挡结构和保护层在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向。3.如权利要求1所述的半导体结构，其特征在于，在垂直于刻蚀阻挡结构侧壁面的方向上，所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同。4.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅。5.如权利要求1所述的半导体结构，其特征在于，所述保护层的厚度范围为5埃～3纳米。6.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡结构的材料包括氮化钛。7.一种半导体结构的形成方法，其特征在于，包括：提供待刻蚀层；在所述待刻蚀层表面形成若干刻蚀阻挡结构；在若干所述刻蚀阻挡结构的侧壁面形成保护层；在形成所述保护层后，在若干所述刻蚀阻挡结构和所述待刻蚀层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构和所述待刻蚀层的部分表面，并且，所述刻蚀阻挡结构在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向；以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成若干第一导电开口；在若干所述第一导电...

【专利技术属性】
技术研发人员：张斌，
申请(专利权)人：中芯南方集成电路制造有限公司，
类型：发明
国别省市：