基于模拟信号的多比特数存算一体电路、芯片及计算装置制造方法及图纸

本公开实施例公开了一种基于模拟信号的多比特数存算一体电路、芯片及计算装置，其中，该电路包括：第一预设数量个数据接收单元、第二预设数量个存算单元组、第二预设数量个模数转换器和移位累加器，数据接收单元接收多比特输入数据，根据多比特输入数据的类型，将多比特输入数据转换为对应的待计算信号并发送到对应的存算单元，经过存算单元组的计算，将累加结果信号发送到对应的模数转换器，模数转换器根据接收的累加结果信号生成数字信号，移位累加器对数字信号进行移位累加操作，得到多比特累加结果数据。本公开实施例扩展了存算一体电路的应用范围，无需对数模转换器进行特殊配置，即可实现对有符号数的计算，从而降低了电路结构的复杂性。路结构的复杂性。路结构的复杂性。

【技术实现步骤摘要】
基于模拟信号的多比特数存算一体电路、芯片及计算装置


[0001]本公开涉及集成电路设计
，尤其是一种基于模拟信号的多比特数存算一体电路、芯片及计算装置。

技术介绍

[0002]基于模拟信号或模拟数字混合信号的存算一体处理架构，在中低精度的计算场景（例如中低精度的深度学习场景）中，实现乘累加（MAC，Multiply Accumulate）计算时具有较高的能效优势。这种架构通常包括数模转换器（DAC，Digital to Analog Converter）、存算阵列、模数转换器（ADC，Analog to Digital Converter）等电路模块。
[0003]现有的模拟存算一体乘累加计算架构，主要包括针对存算单元阵列中存储的单比特权重数据、输入的单比特输入数据，以及有符号多比特权重数据、无符号多比特输入数据两种。
[0004]例如，无符号输入数据和有符号权重数据，在算单元阵列中实现模拟信号域的乘加运算，然后模拟运算结果被带有符号处理功能的ADC转换成数字信号，从而完成有符号运算结果的量化。

技术实现思路

[0005]本公开的实施例提供了一种基于模拟信号的多比特数存算一体电路，该电路包括：第一预设数量个数据接收单元、第二预设数量个存算单元组、第二预设数量个模数转换器和移位累加器；对于第一预设数量个数据接收单元中的每个数据接收单元，该数据接收单元对应于预设方向排列的第二预设数量个存算单元，该数据接收单元用于接收多比特输入数据，根据多比特输入数据的类型，将多比特输入数据转换为类型对应的待计算信号，并将待计算信号发送到对应的存算单元；对于第二预设数量个存算单元组中的每个存算单元组，该存算单元组用于对输入的第一预设数量个待计算信号和存储的第一预设数量个单比特数据进行计算，通过该存算单元组的信号输出端发送累加结果信号到对应的模数转换器；第二预设数量个模数转换器中的每个模数转换器用于接收输入的累加结果信号，并根据接收的累加结果信号生成数字信号，以及将得到的数字信号发送至移位累加器；移位累加器用于对接收的第二预设数量个数字信号进行移位累加操作，得到多比特累加结果数据。
[0006]在一些实施例中，对于第一预设数量个数据接收单元中的每个数据接收单元，输入该数据接收单元的多比特输入数据为有符号多比特输入数据，该数据接收单元对应的第二预设数量个存算单元用于存储有符号多比特数据，该数据接收单元包括数模转换器和波形控制器；数模转换器用于将输入的有符号多比特输入数据的数值位数据转换为模拟信号；波形控制器用于根据输入的有符号多比特输入数据的符号位和模拟信号，生成用于与存储的有符号多比特数据的符号位进行计算的第一待计算信号和用于与有符号多比特数据的数值位进行计算的第二待计算信号；第二预设数量个存算单元组中的第一存算单元组
用于对有符号多比特数据的符号位与输入的第一待计算信号进行计算，得到有符号多比特数据的符号位对应的第一累加结果信号；第二预设数量个存算单元组中的第二存算单元组用于对有符号多比特数据的数值位与输入的第二待计算信号进行计算，得到有符号多比特数据的数值位对应的第二累加结果信号。
[0007]在一些实施例中，波形控制器进一步用于：在当前的计算周期内的复位相阶段，将第一待计算信号、第二待计算信号和各个累加结果信号设置为预设的参考电平；在当前的计算周期内的计算相阶段，若输入的有符号多比特输入数据为正，将第一待计算信号由参考电平降低目标幅度，并将第二待计算信号由参考电平提高目标幅度；若输入的有符号多比特输入数据为负，将第一待计算信号由参考电平提高目标幅度，并将第二待计算信号由参考电平降低目标幅度。
[0008]在一些实施例中，第二预设数量个模数转换器中的每个模数转换器包括参考电平输入端；第二预设数量个模数转换器中的每个模数转换器进一步用于：根据输入的累加结果信号和参考电平的差值，生成表示差值的数字信号。
[0009]在一些实施例中，第二预设数量个存算单元组中的每个存算单元组包括：第一预设数量个存算单元和信号输出端，其中，第一预设数量个存算单元中的每个存算单元包括信号输入端、存储子单元、计算子单元和加法电容；对于第一预设数量个存算单元中的每个存算单元，该存算单元包括的存储子单元用于存储单比特数据，该存算单元包括的信号输入端用于接收待计算信号，该存算单元包括的计算子单元用于对单比特数据和待计算信号进行计算，并将计算结果信号输入对应的加法电容；第一预设数量个存算单元分别包括的加法电容用于对各个计算子单元分别输出的计算结果信号进行累加，并将累加结果信号经过信号输出端输出。
[0010]在一些实施例中，计算子单元包括乘法器，乘法器用于对计算子单元对应的存储子单元中的单比特数据和输入计算子单元的待计算信号进行乘法计算，输出计算结果信号。
[0011]在一些实施例中，乘法器包括第一开关和第二开关，第一开关用于在乘法器对应的存储子单元中的单比特数据为第一数据时，将输入的待计算信号作为计算结果信号输出，第二开关用于在乘法器对应的存储子单元中的单比特数据为第二数据时，将预设电平作为计算结果信号输出。
[0012]在一些实施例中，对于第二预设数量个存算单元组中的每个存算单元组，该存算单元组中的每个存算单元包括的加法电容的容值相同。
[0013]根据本公开实施例的另一个方面，提供了一种芯片，该芯片包括上述基于模拟信号的多比特数存算一体电路。
[0014]根据本公开实施例的另一个方面，提供了一种计算装置，该计算装置包括上述芯片。
[0015]本公开上述实施例提供的基于模拟信号的多比特数存算一体电路、芯片及计算装置，在电路中设置第一预设数量个数据接收单元、第二预设数量个存算单元组、第二预设数量个模数转换器和移位累加器，每个数据接收单元对应于预设方向排列的第二预设数量个存算单元，数据接收单元接收多比特输入数据，根据多比特输入数据的类型，将多比特输入数据转换为类型对应的待计算信号，并将待计算信号发送到对应的存算单元，每个存算单
元组用于对输入的待计算信号和存储的单比特数据进行计算，发送累加结果信号到对应的模数转换器，模数转换器接收累加结果信号，并根据接收的累加结果信号生成数字信号，以及将得到的数字信号发送至移位累加器，移位累加器对接收的第二预设数量个数字信号进行移位累加操作，得到多比特累加结果数据。本公开实施例通过设置第一预设数量个数据接收单元，实现了根据多比特输入数据的类型（例如无符号数或有符号数），对多比特输入数据进行不同方式地数模转换，各个存算单元分别针对相应类型的待计算信号进行计算，最终可以对无符号多比特数据或有符号多比特数据进行计算，扩展了基于模拟信号的存算一体电路的应用范围，有助于实现利用该存算一体电路部署深度学习算法的灵活性，并提高算法精度。并且，本公开实施例无需对数模转换器进行特殊配置，即可实现对有符号数的计算，从而降低了电路结构的复杂性。
[0016]下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。
附图说明
[001本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于模拟信号的多比特数存算一体电路，包括：第一预设数量个数据接收单元、第二预设数量个存算单元组、第二预设数量个模数转换器和移位累加器；对于所述第一预设数量个数据接收单元中的每个数据接收单元，该数据接收单元对应于预设方向排列的第二预设数量个存算单元，该数据接收单元用于接收多比特输入数据，根据多比特输入数据的类型，将所述多比特输入数据转换为所述类型对应的待计算信号，并将所述待计算信号发送到对应的存算单元；对于所述第二预设数量个存算单元组中的每个存算单元组，该存算单元组用于对输入的第一预设数量个待计算信号和存储的第一预设数量个单比特数据进行计算，通过该存算单元组的信号输出端发送累加结果信号到对应的模数转换器；所述第二预设数量个模数转换器中的每个模数转换器用于接收输入的累加结果信号，并根据接收的累加结果信号生成数字信号，以及将得到的数字信号发送至所述移位累加器；所述移位累加器用于对接收的第二预设数量个数字信号进行移位累加操作，得到多比特累加结果数据。2.根据权利要求1所述的电路，其中，对于所述第一预设数量个数据接收单元中的每个数据接收单元，输入该数据接收单元的多比特输入数据为有符号多比特输入数据，该数据接收单元对应的第二预设数量个存算单元中的每个存算单元用于存储有符号多比特数据包括的单比特数据，该数据接收单元包括数模转换器和波形控制器；所述数模转换器用于将输入的有符号多比特输入数据的数值位数据转换为模拟信号；所述波形控制器用于根据输入的有符号多比特输入数据的符号位和所述模拟信号，生成用于与存储的有符号多比特数据的符号位进行计算的第一待计算信号和用于与所述有符号多比特数据的数值位进行计算的第二待计算信号；所述第二预设数量个存算单元组中的第一存算单元组用于对所述有符号多比特数据的符号位与输入的第一待计算信号进行计算，得到所述有符号多比特数据的符号位对应的第一累加结果信号；所述第二预设数量个存算单元组中的第二存算单元组用于对所述有符号多比特数据的数值位与输入的第二待计算信号进行计算，得到所述有符号多比特数据的数值位对应的第二累加结果信号。3.根据权利要求2所述的电路，其中，所述波形控制器进一步用于：在当前的计算周期内的复位相阶段，将所述第一待计算信号、所述第二待计算信号和各个累加结果信号设置为预设的参考电平；在当前的计算周期内的计算相阶段，...

【专利技术属性】
技术研发人员：马松，吴强，
申请(专利权)人：上海后摩智能科技有限公司，
类型：发明
国别省市：