半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法。半导体结构包括：衬底、存储单元及外围电路。衬底具有阵列区以及位于阵列区至少一侧的周边区。存储单元位于阵列区，包括：第一栅极结构以及存储栅极结构。存储栅极结构包括：层叠设置的浮动栅极和控制栅极。外围电路位于周边区，包括第二栅极结构。其中，第一栅极结构、存储栅极结构和第二栅极结构三者背离衬底的表面位于同一平面。上述半导体结构，位于阵列区以及位于周边区的栅极结构的总高度均相同。如此，上述半导体结构及其制备方法可以缩减半导体结构的制备工艺流程，以提高生产效率及生产良率，并且利于增大制备工艺窗口,以提高了器件的工艺稳定性。的工艺稳定性。的工艺稳定性。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本专利技术涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体技术的不断发展，非易失存储器被广泛应用在各种嵌入式系统中，可以在系统断电情况下保存数据。
[0003]目前，主流的非易失存储器包括快闪存储器。快闪存储器由于写入速度快和集成度高等特点得到了越来越多的开发与应用。在针对快闪存储器的开发及应用中，缩减器件的制造工艺流程，且提高器件的稳定性，是目前快闪存储器的一项研究重点。
[0004]因此，如何缩减存储器的制造工艺流程是亟需解决的问题。

技术实现思路

[0005]基于此，有必要提供一种半导体结构及其制备方法，以有效缩减存储器的制造工艺流程，以提高生产效率及生产良率，并且利于增大制备工艺窗口, 以提高了器件的工艺稳定性。
[0006]一方面，本公开一些实施例提供了一种半导体结构，包括：衬底，具有阵列区以及位于阵列区至少一侧的周边区；存储单元，位于阵列区，包括：相连接的第一平面晶体管和存储晶体管；第一平面晶体管包括第一栅极结构；存储晶体管包括存储栅极结构；存储栅极结构包括：层叠设置的浮动栅极和控制栅极；以及，外围电路，位于周边区，包括第二平面晶体管；第二平面晶体管包括第二栅极结构；其中，第一栅极结构、存储栅极结构和第二栅极结构三者背离衬底的表面位于同一平面。
[0007]上述半导体结构，第一栅极结构、存储栅极结构和第二栅极结构三者背离衬底的表面位于同一平面，也即，位于阵列区以及位于周边区的栅极结构的总高度均相同。如此，上述半导体结构中，位于阵列区以及位于周边区的栅极结构利于采用相同工艺同步形成，以缩减半导体结构的制备工艺流程，从而提高生产效率及生产良率。并且，也利于增大制备工艺窗口, 以提高了器件的工艺稳定性。
[0008]在本公开一些实施例中，第一栅极结构包括：第一栅介质层，设置于衬底一侧；第一栅极，设置于第一栅介质层背离衬底的表面；第一接触层，设置于第一栅极背离第一栅介质层的表面；第一侧墙，设置于第一栅极及第一接触层的侧壁上，并位于第一栅介质层背离衬底的表面。
[0009]在本公开一些实施例中，第二栅极结构包括：第二栅介质层，设置于衬底一侧；第二栅极，设置于第二栅介质层背离衬底的表面；第二接触层，设置于第二栅极背离第二栅介质层的表面；第二侧墙，设置于第二栅极及第二接触层的侧壁上，并位于第二栅介质层背离衬底的表面。
[0010]在本公开一些实施例中，控制栅极位于浮动栅极背离衬底的一侧；存储栅极结构还包括：层间介质层，位于浮动栅极和控制栅极之间；其中，浮动栅极、层间介质层和控制栅
极三者在衬底上的正投影重合。如此，浮动栅极、层间介质层和控制栅极可以通过一次构图工艺图案化形成，减少了掩模的使用，有利于节约成本。
[0011]在本公开一些实施例中，存储栅极结构还包括：第三栅介质层，设置于衬底和浮动栅极之间；第三接触层，设置于控制栅极背离层间介质层的表面；第三侧墙，设置于浮动栅极、层间介质层、控制栅极及第三接触层的侧壁上，并位于第三栅介质层背离衬底的表面。
[0012]上述半导体结构，位于阵列区以及位于周边区的栅极结构利于采用相同工艺同步形成，位于阵列区的第一接触层、第三接触层，以及位于周边区的第二接触层可以采用相同工艺同步形成。如此，可以进一步缩减半导体结构的制备工艺流程，以提高生产效率及生产良率。并且，也利于增大制备工艺窗口, 以提高了器件的工艺稳定性。
[0013]另一方面，本公开一些实施例提供了一种半导体结构的制备方法，包括：提供衬底，衬底具有阵列区以及位于阵列区至少一侧的周边区；于衬底位于阵列区的部分上分别形成第一栅极结构和存储栅极结构，以及于衬底位于周边区的部分上形成第二栅极结构；其中，存储栅极结构包括层叠设置的浮动栅极和控制栅极；第一栅极结构、存储栅极结构和第二栅极结构三者背离衬底的表面位于同一平面。
[0014]上述半导体结构的制备方法，第一栅极结构、存储栅极结构和第二栅极结构三者背离衬底的表面位于同一平面，也即，于衬底位于阵列区形成的栅极结构，与于衬底位于周边区形成的栅极结构的总高度均相同。如此，上述半导体结构中，于衬底位于阵列区以及于衬底位于周边区形成的栅极结构利于采用相同工艺同步形成，以缩减半导体结构的制备工艺流程，从而提高生产效率及生产良率。并且，也利于增大制备工艺窗口, 以提高了器件的工艺稳定性。
[0015]在本公开一些实施例中，控制栅极位于浮动栅极背离衬底的一侧；存储栅极结构还包括：位于浮动栅极和控制栅极之间的层间介质层；于衬底位于阵列区的部分上分别形成第一栅极结构和存储栅极结构，以及于衬底位于周边区的部分上形成第二栅极结构，包括：于衬底一侧依次形成第一导电材料层和层间介质材料层；图形化层间介质材料层，形成初始层间介质层；形成第二导电材料层，第二导电材料层覆盖初始层间介质层以及第一导电材料层未被初始层间介质层覆盖的表面；图形化第二导电材料层、初始层间介质层和第一导电材料层，以于衬底位于阵列区的部分上分别形成第一栅极结构的第一栅极和存储栅极结构的浮动栅极、层间介质层和控制栅极，于衬底位于周边区的部分上形成第二栅极结构的第二栅极。
[0016]上述半导体结构的制备方法，图形化第二导电材料层、初始层间介质层和第一导电材料层，以于衬底位于阵列区的部分上分别形成第一栅极、浮动栅极、层间介质层和控制栅极，于衬底位于周边区的部分上形成第二栅极。如此，第一栅极、浮动栅极、层间介质层、控制栅极和第二栅极可以通过一次构图工艺图案化形成，减少了掩模的使用，有利于节约成本。
[0017]在本公开一些实施例中，于衬底上形成层间介质材料层，包括：于第一导电材料层背离衬底的表面依次形成第一氧化物材料层、氮化物材料层和第二氧化物材料层。
[0018]在本公开一些实施例中，于衬底位于阵列区的部分上分别形成第一栅极结构和存储栅极结构，以及于衬底位于周边区的部分上形成第二栅极结构，还包括：于第一栅极背离衬底的表面形成第一接触层，于第一栅极和第一接触层的侧壁上形成第一侧墙；于第二栅
极背离衬底的表面形成第二接触层，于第二栅极和第二接触层的侧壁上形成第二侧墙；于控制栅极背离层间介质层的表面形成第三接触层，于浮动栅极、层间介质层、控制栅极和第三接触层的侧壁上形成第三侧墙。
[0019]在本公开一些实施例中，于衬底一侧形成第一导电材料层之前，制备方法还包括：于衬底表面形成栅介质材料层；其中，第一导电材料层还形成于栅介质材料层背离衬底的表面；形成第一侧墙、第二侧墙和第三侧墙之前，制备方法还包括：图形化栅介质材料层，以于衬底和第一栅极之间形成第一栅介质层，于衬底和第二栅极之间形成第二栅介质层，于衬底和浮动栅极之间形成第三栅介质层；其中，第一侧墙还形成于第一栅介质层背离衬底的表面，第二侧墙还形成于第二栅介质层背离衬底的表面，第三侧墙还形成于第三栅介质层背离衬底的表面。
附图说明
[0020]为了更清楚地说明本公开实施例中的技术方案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，具有阵列区以及位于所述阵列区至少一侧的周边区；存储单元，位于所述阵列区，包括：相连接的第一平面晶体管和存储晶体管；所述第一平面晶体管包括第一栅极结构；所述存储晶体管包括存储栅极结构；所述存储栅极结构包括：层叠设置的浮动栅极和控制栅极；以及，外围电路，位于所述周边区，包括第二平面晶体管；所述第二平面晶体管包括第二栅极结构；其中，所述第一栅极结构、所述存储栅极结构和所述第二栅极结构三者背离所述衬底的表面位于同一平面。2.如权利要求1所述的半导体结构，其特征在于，所述第一栅极结构包括：第一栅介质层，设置于所述衬底一侧；第一栅极，设置于所述第一栅介质层背离所述衬底的表面；第一接触层，设置于所述第一栅极背离所述第一栅介质层的表面；第一侧墙，设置于所述第一栅极及所述第一接触层的侧壁上，并位于所述第一栅介质层背离所述衬底的表面。3.如权利要求2所述的半导体结构，其特征在于，所述第二栅极结构包括：第二栅介质层，设置于所述衬底一侧；第二栅极，设置于所述第二栅介质层背离所述衬底的表面；第二接触层，设置于所述第二栅极背离所述第二栅介质层的表面；第二侧墙，设置于所述第二栅极及所述第二接触层的侧壁上，并位于所述第二栅介质层背离所述衬底的表面。4.如权利要求1~3中任一项所述的半导体结构，其特征在于，所述控制栅极位于所述浮动栅极背离所述衬底的一侧；所述存储栅极结构还包括：层间介质层，位于所述浮动栅极和所述控制栅极之间；其中，所述浮动栅极、所述层间介质层和所述控制栅极三者在所述衬底上的正投影重合。5.如权利要求4所述的半导体结构，其特征在于，所述存储栅极结构还包括：第三栅介质层，设置于所述衬底和所述浮动栅极之间；第三接触层，设置于所述控制栅极背离所述层间介质层的表面；第三侧墙，设置于所述浮动栅极、所述层间介质层、所述控制栅极及所述第三接触层的侧壁上，并位于所述第三栅介质层背离所述衬底的表面。6.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底具有阵列区以及位于所述阵列区至少一侧的周边区；于所述衬底位于所述阵列区的部分上分别形成第一栅极结构和存储栅极结构，以及于所述衬底位于所述周边区的部分上形成第二栅极结构；其中，所述存储栅极结构包括层叠设置的浮动栅极和控制栅极；所述第一栅极结构、所述存储栅极结构和所述第二栅极结构三者背离所述衬底的表面位于同一平面。7.如权利要求6所述的半导体结构的制备方法，其特征在于，所述控制栅极位于所述...

【专利技术属性】
技术研发人员：葛成海，李庆民，林滔天，叶家明，
申请(专利权)人：合肥新晶集成电路有限公司，
类型：发明
国别省市：