一种CPU硅后验证系统与方法技术方案

本申请提供了一种CPU硅后验证系统与方法，涉及硅后验证技术领域。该CPU硅后验证系统包括可编辑CPU仿真组件、插入器、插座以及验证平台，可编辑CPU仿真组件、插入器、插座以及验证平台依次电连接；其中，插入器用于将可编辑CPU仿真组件的信号映射为预设的CPU引脚定义；可编辑CPU仿真组件用于对验证平台进行读写操作，并在读写操作成功时，确定验证平台为未故障状态。本申请提供的CPU硅后验证系统与方法具有能够对验证平台原理进行验证的优点。具有能够对验证平台原理进行验证的优点。具有能够对验证平台原理进行验证的优点。

【技术实现步骤摘要】
一种CPU硅后验证系统与方法


[0001]本申请涉及硅后验证
，具体而言，涉及一种CPU硅后验证系统与方法。

技术介绍

[0002]商用服务器CPU集成度高，设计难度非常大，服务器CPU的硅后验证需要专用的验证平台。
[0003]由于每代CPU之间的引脚定义往往是不相同的，因此在新的CPU被制造出来之前，其对应的验证平台是没有CPU可用的，这样就没办法100％确认验证平台原理图是否正确。因此，在新的CPU搭配新的验证平台第一次点亮CPU的时候，如果CPU无法点亮，无法证明是CPU的缺陷还是验证平台的缺陷导致CPU无法点亮。因此，如何对新的验证平台原理进行测试，是本领域技术人员需要解决的技术问题。
[0004]综上，现有技术中存在无法对验证平台原理进行验证的问题。

技术实现思路

[0005]本申请的目的在于提供一种CPU硅后验证系统与方法，以解决现有技术中存在的无法对验证平台原理进行验证的问题。
[0006]为了实现上述目的，本申请实施例采用的技术方案如下：
[0007]一方面，本申请实施例提供了一种CPU硅后验证系统，所述CPU硅后验证系统包括可编辑CPU仿真组件、插入器、插座以及验证平台，所述可编辑CPU仿真组件、所述插入器、所述插座以及所述验证平台依次电连接；其中，
[0008]所述插入器用于将所述可编辑CPU仿真组件的信号映射为预设的CPU引脚定义；
[0009]所述可编辑CPU仿真组件用于对所述验证平台进行读写操作，并在读写操作成功时，确定所述验证平台为未故障状态。
[0010]可选地，所述可编辑CPU仿真组件包括FPGA、PCB板以及通信接口，所述FPGA与所述通信接口均安装于所述PCB板上，且所述FPGA与所述通信接口通信连接，所述PCB板还与所述插入器电连接；其中，
[0011]所述通信接口用于对所述FPGA进行固件升级或指令下发。
[0012]可选地，所述通信接口包括JTAG接口、USB TypeC接口、USB TypeB接口和/或Micro USB接口；其中，
[0013]所述JTAG接口用于对所述FPGA进行固件升级；
[0014]所述USB TypeC接口、所述USB TypeB接口以及所述Micro USB接口用于对所述FPGA进行指令下发。
[0015]可选地，所述CPU硅后验证系统还包括板对板连接器，所述板对板连接器的两端分别连接所述PCB板与所述插入器。
[0016]可选地，所述FPGA与所述通信接口均与所述PCB板焊接。
[0017]可选地，所述验证平台包括主体与多个功能模块，所述主体与所述多个功能模块
电连接；其中，
[0018]所述可编辑CPU仿真组件用于每个所述功能模块进行读写操作，并在每个功能模块的读写操作均成功时，确定所述验证平台为未故障状态。
[0019]可选地，所述功能模块包括可编程逻辑器件、I/O设备、DDR以及PCIE设备，所述可编辑CPU仿真组件用于通过I3C、I2C、SPI、UART、JTAG、TPIU、GPIO、DDR以及PCIe信号对不同的功能模块发出测试指令。
[0020]另一方面，本申请实施例还提供了一种CPU硅后验证方法，应用于上述的CPU硅后验证系统，所述方法包括：
[0021]对所述可编辑CPU仿真组件进行刷新，并烧录固件；
[0022]利用可编辑CPU仿真组件对所述验证平台进行读写操作；
[0023]当读写操作成功时，确定所述验证平台为未故障状态；
[0024]当读写操作失败时，确定所述验证平台为故障状态，并修改固件和/或修改可编辑CPU仿真组件的引脚定义，直至读写操作成功。
[0025]可选地，在读写操作成功的步骤之后，所述方法包括：
[0026]获取所述可编辑CPU仿真组件的输出信号波形，或获取所述验证平台的输入信号波形；
[0027]当所述信号波形满足预设波形质量时，确定所述验证平台的信号完整性合格；
[0028]当所述信号波形不满足预设波形质量时，修改固件和/或修改可编辑CPU仿真组件的引脚驱动能力和/或修改所述验证平台上的阻值参数，直至所述信号波形满足预设波形质量。
[0029]可选地，当读写操作失败时，所述方法还包括：
[0030]当修改固件和/或修改可编辑CPU仿真组件的引脚定义后读写操作成功时，记录读写操作失败原因。
[0031]相对于现有技术，本申请具有以下有益效果：
[0032]本申请实施例提供了一种CPU硅后验证系统与方法，该CPU硅后验证系统包括可编辑CPU仿真组件、插入器、插座以及验证平台，可编辑CPU仿真组件、插入器、插座以及验证平台依次电连接；其中，插入器用于将可编辑CPU仿真组件的信号映射为预设的CPU引脚定义；可编辑CPU仿真组件用于对验证平台进行读写操作，并在读写操作成功时，确定验证平台为未故障状态。由于本申请可以通过可编辑CPU仿真组件模拟CPU对验证平台进行真实的读写操作，因此可以对验证平台是否故障进行检测，并且，可编辑CPU仿真组件可以保证准确性，因此当出现读写未成功时，即可明确为验证平台出现故障。
[0033]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0034]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
[0035]图1为本申请实施例提供的CPU硅后验证系统的结构示意图。
[0036]图2为本申请实施例提供的CPU硅后验证方法的示例性流程图。
[0037]图3为本申请实施例提供的CPU硅后验证方法的另一种示例性流程图。
[0038]图中：
[0039]100
‑
CPU硅后验证系统；110
‑
可编辑CPU仿真组件；111
‑
FPGA；112
‑
PCB板；113
‑
通信接口；120
‑
插入器；130
‑
插座；140
‑
验证平台；141
‑
主体；142
‑
功能模块；150
‑
板对板连接器。
具体实施方式
[0040]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
[0041]因此，以下对在附图中提供的本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CPU硅后验证系统，其特征在于，所述CPU硅后验证系统包括可编辑CPU仿真组件、插入器、插座以及验证平台，所述可编辑CPU仿真组件、所述插入器、所述插座以及所述验证平台依次电连接；其中，所述插入器用于将所述可编辑CPU仿真组件的信号映射为预设的CPU引脚定义；所述可编辑CPU仿真组件用于对所述验证平台进行读写操作，并在读写操作成功时，确定所述验证平台为未故障状态。2.如权利要求1所述的CPU硅后验证系统，其特征在于，所述可编辑CPU仿真组件包括FPGA、PCB板以及通信接口，所述FPGA与所述通信接口均安装于所述PCB板上，且所述FPGA与所述通信接口通信连接，所述PCB板还与所述插入器电连接；其中，所述通信接口用于对所述FPGA进行固件升级或指令下发。3.如权利要求2所述的CPU硅后验证系统，其特征在于，所述通信接口包括JTAG接口、USB TypeC接口、USB TypeB接口和/或Micro USB接口；其中，所述JTAG接口用于对所述FPGA进行固件升级；所述USB TypeC接口、所述USB TypeB接口以及所述Micro USB接口用于对所述FPGA进行指令下发。4.如权利要求2所述的CPU硅后验证系统，其特征在于，所述CPU硅后验证系统还包括板对板连接器，所述板对板连接器的两端分别连接所述PCB板与所述插入器。5.如权利要求2所述的CPU硅后验证系统，其特征在于，所述FPGA与所述通信接口均与所述PCB板焊接。6.如权利要求1所述的CPU硅后验证系统，其特征在于，所述验证平台包括主体与多个功能模块，所述主体与所述多个功能模块电连接；...

【专利技术属性】
技术研发人员：李健健，郑晓晖，邓仟，
申请(专利权)人：杭州鸿钧微电子科技有限公司，
类型：发明
国别省市：