一种SGT器件制作方法技术

本申请提供了一种SGT器件制作方法，涉及半导体技术领域。首先提供一带有沟槽的硅片，沿沟槽的表面生长场板氧化层，在沟槽内生长预设厚度的第一多晶硅层，第一多晶硅层的厚度小于沟槽的深度，再将位于第一多晶硅层上方的场板氧化层去除，再沿第一多晶硅层的表面与沟槽的侧壁生长二氧化硅层，再对位于侧壁的二氧化硅层掺杂，然后对位于侧壁的二氧化硅层进行刻蚀，并保留位于第一多晶硅层表面的二氧化硅层；其中，掺杂后的二氧化硅层的刻蚀速率大于位于第一多晶硅层表面的二氧化硅层的刻蚀速率，再沿沟槽的侧壁制作栅氧化层，最后沿沟槽内沉积多晶硅，以形成第二多晶硅层。本申请提供的SGT器件制作方法具有工艺简单，成本更低的优点。的优点。的优点。

【技术实现步骤摘要】
一种SGT器件制作方法


[0001]本申请涉及半导体
，具体而言，涉及一种SGT器件制作方法。

技术介绍

[0002]在耐压为60V以上的中低压器件领域内，屏蔽栅沟槽型(Shield Gate沟槽，SGT)器件因为其低的比导通电阻和低的栅漏耦合电容，被得到广泛的应用。SGT器件的栅极结构包括屏蔽多晶硅和多晶硅栅，屏蔽多晶硅通常也称为源多晶硅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下或者左右结构关系。
[0003]然而，在隔离栅制备过程中，需要沉积一层氮化硅用于做掩膜，后续还要将其去除，因此目前的SGT器件的制备工艺复杂，且制造成本较高。

技术实现思路

[0004]本申请的目的在于提供一种SGT器件制作方法，以解决现有技术中存在的SGT器件的制备工艺复杂、制造成本较高的问题。
[0005]为了实现上述目的，本申请实施例采用的技术方案如下：
[0006]本申请实施例提供了一种SGT器件制作方法，所述方法包括：
[0007]提供一带有沟槽的硅片；
[0008]沿所述沟槽的表面生长场板氧化层；
[0009]在所述沟槽内生长预设厚度的第一多晶硅层，其中，所述第一多晶硅层的厚度小于所述沟槽的深度；
[0010]将位于所述第一多晶硅层上方的场板氧化层去除；
[0011]沿所述第一多晶硅层的表面与所述沟槽的侧壁生长二氧化硅层；
[0012]对位于侧壁的二氧化硅层掺杂，且不对位于所述第一多晶硅层表面的二氧化硅层掺杂；
[0013]对位于侧壁的二氧化硅层进行刻蚀，并保留位于所述第一多晶硅层表面的二氧化硅层；其中，掺杂后的二氧化硅层的刻蚀速率大于位于第一多晶硅层表面的二氧化硅层的刻蚀速率；
[0014]沿所述沟槽的侧壁制作栅氧化层；
[0015]沿所述沟槽内沉积多晶硅，以形成第二多晶硅层。
[0016]可选地，所述对位于侧壁的二氧化硅层掺杂的步骤包括：
[0017]通过离子注入方式按预设角度向位于侧壁的二氧化硅层注入硼或氢离子。
[0018]可选地，所述对位于侧壁的二氧化硅层掺杂的步骤包括：
[0019]按预设角度对位于侧壁的二氧化硅层进行掺杂，其中，所述预设角度满足公式：
[0020]A＝arctan(x
‑
y
‑
a)/(z
‑
2a)
[0021]其中，A表示预设角度，x表示所述沟槽的深度，y表示第一多晶硅层的厚度，z表示沟槽的宽度，a表示二氧化硅层的厚度。
[0022]可选地，所述二氧化硅层的目标厚度为B，沿所述第一多晶硅层的表面与所述沟槽的侧壁生长二氧化硅层的步骤包括：
[0023]沿所述第一多晶硅层的表面与所述沟槽的侧壁生长厚度大于B的二氧化硅层。
[0024]可选地，生长的二氧化硅层的厚度满足公式：
[0025]C＝5B/4
[0026]其中，C表示生长的二氧化硅层的厚度，B表示二氧化硅层的目标厚度。
[0027]可选地，对位于所述第一多晶硅层表面的二氧化硅层掺杂，且不对侧壁的二氧化硅层掺杂的步骤包括：
[0028]通过离子注入方式绝对零度脚向位于所述第一多晶硅层表面的二氧化硅层掺杂。
[0029]可选地，所述在所述沟槽内生长预设厚度的第一多晶硅层的步骤包括：
[0030]沿所述沟槽内沉积多晶硅，其中，所述多晶硅的表面高于所述硅片的台面；
[0031]对位于沟槽内的多晶硅进行回刻，并在所述沟槽内保留预设厚度的第一多晶硅层。
[0032]可选地，沿所述第一多晶硅层的表面与所述沟槽的侧壁生长二氧化硅层的步骤包括：
[0033]通过热氧化工艺，在所述第一多晶硅层的表面与所述沟槽的侧壁沉积预设厚度的二氧化硅层。
[0034]可选地，对位于侧壁的二氧化硅层掺杂的厚度满足公式：
[0035]D＝a/cosA
[0036]其中，D表示侧壁的二氧化硅层掺杂的厚度，a表示二氧化硅层的厚度，A表示预设角度。
[0037]可选地，沿所述沟槽内沉积多晶硅，以形成第二多晶硅层的步骤包括：
[0038]沿所述沟槽内沉积多晶硅，以在所述的沟槽内形成第二多晶硅层，其中，所述第二多晶硅的表面高于所述硅片的台面；
[0039]对所述第二多晶硅进行研磨，以使所述第二多晶硅层的表面与所述硅片的台面齐平；
[0040]将位于硅片台面的栅氧化层去除。
[0041]相对于现有技术，本申请具有一下有益效果：
[0042]本申请提供了一种SGT器件制作方法，首先提供一带有沟槽的硅片，然后沿沟槽的表面生长场板氧化层，在沟槽内生长预设厚度的第一多晶硅层，其中，第一多晶硅层的厚度小于沟槽的深度，再将位于第一多晶硅层上方的场板氧化层去除，再沿第一多晶硅层的表面与沟槽的侧壁生长二氧化硅层，再对位于侧壁的二氧化硅层掺杂，然后对位于侧壁的二氧化硅层进行刻蚀，并保留位于第一多晶硅层表面的二氧化硅层；其中，掺杂后的二氧化硅层的刻蚀速率大于位于第一多晶硅层表面的二氧化硅层的刻蚀速率，再沿沟槽的侧壁制作栅氧化层，最后沿沟槽内沉积多晶硅，以形成第二多晶硅层。由于本申请中，通过对位于侧壁的二氧化硅层进行掺杂的方式，使得侧壁的二氧化硅层的刻蚀速率会相对较快，进而在制作第一多晶硅层与第二多晶硅层之间的隔离层时，可以直接采用刻蚀方式对二氧化硅层
进行刻蚀，并在侧壁的二氧化硅层刻蚀完全后，底部还存在大量的二氧化硅层，进而可以将其作为隔离层，制备工艺的复杂度降低，且制作成本降低。
[0043]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0044]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
[0045]图1为本申请实施例提供的SGT器件制作方法的一种示例性流程图。
[0046]图2为本申请实施例提供的S102的一种子步骤的示例性流程图。
[0047]图3为本申请实施例提供的S1023对应的剖面示意图。
[0048]图4为本申请实施例提供的S1023对应的另一种剖面示意图。
[0049]图5为本申请实施例提供的S104对应的剖面示意图。
[0050]图6为本申请实施例提供的S1061对应的剖面示意图。
[0051]图7为本申请实施例提供的S1062对应的剖面示意图。
[0052]图8为本申请实施例提供的S108对应的剖面示意图。
[0053]图9为本申请实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SGT器件制作方法，其特征在于，所述方法包括：提供一带有沟槽的硅片；沿所述沟槽的表面生长场板氧化层；在所述沟槽内生长预设厚度的第一多晶硅层，其中，所述第一多晶硅层的厚度小于所述沟槽的深度；将位于所述第一多晶硅层上方的场板氧化层去除；沿所述第一多晶硅层的表面与所述沟槽的侧壁生长二氧化硅层；对位于侧壁的二氧化硅层掺杂，且不对位于所述第一多晶硅层表面的二氧化硅层掺杂；或对位于所述第一多晶硅层表面的二氧化硅层掺杂，且不对侧壁的二氧化硅层掺杂；对位于侧壁的二氧化硅层进行刻蚀，并保留位于所述第一多晶硅层表面的二氧化硅层；其中，掺杂后的二氧化硅层的刻蚀速率大于位于第一多晶硅层表面的二氧化硅层的刻蚀速率；沿所述沟槽的侧壁制作栅氧化层；沿所述沟槽内沉积多晶硅，以形成第二多晶硅层。2.如权利要求1所述的SGT器件制作方法，其特征在于，所述对位于侧壁的二氧化硅层掺杂的步骤包括：通过离子注入方式按预设倾斜角度向位于侧壁的二氧化硅层注入硼或氢离子。3.如权利要求1所述的SGT器件制作方法，其特征在于，所述对位于侧壁的二氧化硅层掺杂的步骤包括：按预设角度对位于侧壁的二氧化硅层进行掺杂，其中，所述预设角度满足公式：A＝arctan(x
‑
y
‑
a)/(z
‑
2a)其中，A表示预设角度，x表示所述沟槽的深度，y表示第一多晶硅层的厚度，z表示沟槽的宽度，a表示二氧化硅层的厚度。4.如权利要求1所述的SGT器件制作方法，其特征在于，所述二氧化硅层的目标厚度为B，沿所述第一多晶硅层的表面与所述沟槽的侧壁生长二氧化硅层的步骤包括：沿所述第一多...

【专利技术属性】
技术研发人员：沈怡东，王成森，
申请(专利权)人：捷捷半导体有限公司，
类型：发明
国别省市：