本发明专利技术公开了一种在示波分析仪中实现任意波触发的方法，采用FPGA中的逻辑资源基于“粗、细”两级触发的主从数字触发，主触发“粗”找点，将触发点定位至一个FGPA时钟周期内，从触发“细”找点，将触发精度提升到1个采样点。其中，在“粗”触发引入迟滞比较技术和超前进位算法来实现并行触发数据的数字触发判断，以此解决触发精度不高的问题。同时，本发明专利技术设计了一种任意波触发功能，以主从数字触发系统为基础，实现了具有外触发功能的任意波形发生器，实现还解决了传统具有任意波功能的设备不能同时实现任意波形发生器作为源输出给其他待测设备使用和自己设备不借助外部源就能实现外触发功能的问题。外触发功能的问题。外触发功能的问题。
【技术实现步骤摘要】
一种在示波分析仪中实现任意波触发的方法
[0001]技术邻域
[0002]本专利技术属于电子测量仪器
，更为具体地讲，涉及一种在示波分析仪中实现任意波触发的方法。
技术介绍
[0003]对于现代高速测试领域，由于其测试环境、测试指标等要求测试仪器不仅要具备高指标、多功能的技术特性，同时还需具有便携式、轻量化、低功耗的基本特点。然而现在一般的集成工控机的台式示波器虽然技术性能高，但是过于笨重，不适合测试环境；现有的便携式示波分析设备虽然体积小、功耗低，但是带宽、存储深度、实时采样率等指标较低，不满足测试性能。因此设计便携式、高指标、多功能示波分析仪在高速信号测试领域具有非常重要的意义。
[0004]数字存储示波器中必备的触发技术是最接近的现有技术，触发技术是数字存储示波器中稳定波形显示、获取感兴趣信号的重要手段。在2021年05月14日授权公告的、授权公告号为CN110596439B、名称为《一种数字触发检测方法》的中国专利技术专利中提出了采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样与解串，输出并行触发数据；在FPGA中对并行触发信号进行状态判断，识别状态跳变的位置，从而确定触发点在并行采集数据的位置，该专利技术专利虽解决了FPGA内部工作时钟频率对于触发精度的限制，在一定程度上提高了触发精度，但该专利技术专利的本质上仍是通过模拟通道来产生触发信号，无法避免模拟器件比较器的抖动以及触发信号和ADC采样数据路径不同而引入的系统性误差。
[0005]数字存储示波器中触发源普遍分为内部触发源和外部触发源，内部触发源是模拟通道的输入信号，外部触发源是通过外部触发输入端口输入的信号。传统数字存储示波器外触发功能的实现，必须额外使用一台信号发生器作为外触发输入信号源，然后经过专用的外触发通道或者模拟通道进行信号的处理，通过模拟比较器得到外触发信号(ETS)，这样不仅增加了额外使用成本，对测试环境也有更高的要求，同时触发精度也较低；传统具有任意波功能的数字存储示波器不具有任意波触发功能，既不能同时实现任意波形发生器作为源输出给其他待测设备使用和自己设备不借助外部源就实现外触发的功能，传统的设备只能在同一时刻实现其中一个功能，不适于小空间、多参数、高灵活度的电子系统分析场合。
[0006]图1是传统具有任意波功能示波分析仪的触发原理框图
[0007]如图1所示，传统具有任意波功能的示波分析仪，上位机根据用户设定的任意波形参数，发送特定幅度和频率的数字波形源数据，这些数据会存入FPGA内部RAM，然后利用直接数字频率合成原理根据设定频率解析出特定数据，得到具有幅度和频率信息的数字波形数据，任意波波形数据传输给数据发送模块，经数据发送模块传输至DAC进行数模转换，然后得到的任意波形信号(AWG信号)，并输出给待测设备使用或者作为外触发信号源来实现外触发功能。传统具有任意波功能的示波分析仪不能同时实现任意波形发生器作为源输出给其他待测设备使用和自己设备不借助外部源就实现外触发的功能，传统的设备只能在同
一时刻实现其中一个功能，不适于小空间、多参数、高灵活度的电子系统分析场合。当选择实现外触发功能时，任意波信号通过外部连接线输入给外触发通道(图一中
①
连接方式)，通过触发比较器产生外触发比较信号，通过FPGA中的数据接收模块接收后送入触发模块中的触发源选择模块；当任意波形信号输出给其他待测设备使用时(图一中
②
连接方式)，待测设备将需要进行测试的模拟信号输入到模拟通道(信号调理通道)进行调理，然后进行ADC转换，ADC转换后的采样数据通过另一数据接收模块接收后，一路经过抽点模块后送入FIFO中在触发信号Trig的控制下进行存储，然后读出进行三维映射，映射后的波形数据通过通信接口控制，送到上位机进行显示，另一路送入触发耦合模块进行耦合选择，然后送入触发模块的触发比较器中，产生内触发比较信号到触发源选择模块。触发源选择模块根据上位机的指令，选择内触发比较信号或外触发比较信号送入触发控制模块中产生触发信号Trig。这样FPGA内部工作时钟频率对于触发精度存在限制，触发精度不高，同时，无法避免模拟器件比较器的抖动以及触发信号和ADC采样数据路径不同而引入的系统性误差。
技术实现思路
[0008]本专利技术的目的在于克服现有技术的不足，提供一种在示波分析仪中实现任意波触发的方法，以提高触发精度，并实现自己设备不借助外部源就能实现外触发功能，避免触发信号和ADC采样数据路径不同而引入的系统性误差。
[0009]为实现上述专利技术目的，本专利技术在示波分析仪中实现任意波触发的方法，其特征在于，包括：
[0010](1)、FPGA接收ADC采样量化数据并进行串并转换
[0011]通过FPGA的数据接收模块接收来自一通道的ADC采样量化的MGSPS采样数据，FPGA的工作频率为F MHz，通过数据接收模块将MGSPS采样数据进行降速为N路并行采样数据，N＝M*1000/F；
[0012]N路并行采样数据分为两条通路进行数据传输，一条通路中并行采样数据根据时基档位要求，进入抽点模块进行抽点处理并将处理后的并行采样数据存入主FIFO中；另一条通路中并行采样数据传输给触发耦合模块，触发耦合模块根据上位机下发的指令选择来自该通道的并行采样数据还是来自任意波形数据处理模块的N路并行波形数据作为N路触发并行数据，同时，选择耦合方式，最终将耦合后的N路触发并行数据传输至主触发模块中进行触发“粗”找点；
[0013]其中，示波分析仪集成一任意波形发生器模块，其产生的任意波形数据一路发送给DAC转换为任意波形，并经过信号调理调理模块调理后输出给待测设备进行使用，一路传输任意波形数据处理模块进行处理后得到N路并行波形数据并传输至触发耦合模块；
[0014](2)、主触发模块进行触发“粗”找点
[0015]一个通道的耦合后的N路并行触发数据送进主触发模块中的一个触发比较模块，触发比较模块将N路并行触发数据与用户设定的高低阈值比较电平进行顺序比较，以此确定N路并行触发数据在哪一个FPGA时钟周期中满足触发条件，即触发点所处的FPGA时钟周期：
[0016]首先，N路并行触发数据第n路触发数据进入比较电路，在与高阈值比较电平进行比较时，当大于高阈值比较电平，比较电路输出高比较信号TH
n
为高，当小于等于低阈值比
较电平，比较电路输出高比较信号TH
n
为低，同理，在与低阈值比较电平进行比较时，当大于低阈值比较电平，比较电路输出低比较信号TL
n
为高，当小于等于低阈值比较电平，比较电路输出低比较信号TL
n
为低；
[0017]然后，高比较信号TH
n
、低比较信号TL
n
送入触发结果比较电路中，输出比较结果信号LS
n
：
[0018]LS1＝TH1|(TL1&LS
N
)
[0019]L本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种在示波分析仪中实现任意波触发的方法，其特征在于，包括：(1)、FPGA接收ADC采样量化数据并进行串并转换通过FPGA的数据接收模块接收来自一通道的ADC采样量化的M GSPS采样数据，FPGA的工作频率为F MHz，通过数据接收模块将M GSPS采样数据进行降速为N路并行采样数据，N＝M*1000/F；N路并行采样数据分为两条通路进行数据传输，一条通路中并行采样数据根据时基档位要求，进入抽点模块进行抽点处理并将处理后的并行采样数据存入主FIFO中；另一条通路中并行采样数据传输给触发耦合模块，触发耦合模块根据上位机下发的指令选择来自该通道的并行采样数据还是来自任意波形数据处理模块的N路并行波形数据作为N路触发并行数据，同时，选择耦合方式，最终将耦合后的N路触发并行数据传输至主触发模块中进行触发“粗”找点；其中，示波分析仪集成一任意波形发生器模块，其产生的任意波形数据一路发送给DAC转换为任意波形，并经过信号调理调理模块调理后输出给待测设备进行使用，一路传输任意波形数据处理模块进行处理后得到N路并行波形数据并传输至触发耦合模块；(2)、主触发模块进行触发“粗”找点一个通道的耦合后的N路并行触发数据送进主触发模块中的一个触发比较模块，触发比较模块将N路并行触发数据与用户设定的高低阈值比较电平进行顺序比较，以此确定N路并行触发数据在哪一个FPGA时钟周期中满足触发条件，即触发点所处的FPGA时钟周期：首先，N路并行触发数据第n路触发数据进入比较电路，在与高阈值比较电平进行比较时，当大于高阈值比较电平，比较电路输出高比较信号TH
n
为高，当小于等于低阈值比较电平，比较电路输出高比较信号TH
n
为低，同理，在与低阈值比较电平进行比较时，当大于低阈值比较电平，比较电路输出低比较信号TL
n
为高，当小于等于低阈值比较电平，比较电路输出低比较信号TL
n
为低；然后，高比较信号TH
n
、低比较信号TL
n
送入触发结果比较电路中，输出比较结果信号LS
n
：LS1＝TH1|(TL1&LS
N
)LS2＝TH2|(TL2&TH1)|(TL2&TL1&LS
N
)LS3＝TH3|(TL3&TH2)|(TL3&TL2&TH1)|(TL3&TL2&TL1&LS
N
)LS4＝TH4|(TL4&TH3)|(TL4&TL3&TH2)|(TL4&TL3&TL2&TH1)|(TL4&TL3&TL2&TL1&LS
N
)
……
LS
N
＝TH
N
|(TL
N
&TH
N
‑1)|(TL
N
&TL
【专利技术属性】
技术研发人员：黄武煌，陈艾军，张松，张沁川，邱渡裕，杨扩军，叶芃，田书林，王厚军，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。