芯片封装条、芯片组及芯片封装方法技术

本公开提供了一种芯片封装条、芯片组及芯片封装方法，属于半导体技术领域。该芯片封装条包括：围绕至少一个第一芯片堆叠设置的封装条结构；其中，封装条结构包括多个堆叠的金属环，至少部分金属环为由多个断开弧段构成的不连续的金属环，且至少一个断开弧段分别与第一芯片的至少一个接口单元、以及芯片组中除第一芯片之外的至少一个第二芯片连接，使接口单元与第二芯片之间建立逻辑连接。根据本公开的实施例能够减少芯片占用面积，降低封装成本，提高封装可靠性。高封装可靠性。高封装可靠性。

【技术实现步骤摘要】
芯片封装条、芯片组及芯片封装方法


[0001]本公开涉及半导体
，特别涉及一种芯片封装条、芯片组及芯片封装方法。

技术介绍

[0002]封装条(seal ring，也可称作密封环、防护环等)是介于芯片(chip)的电路功能实现区域(core)与划片槽(scribe line)之间的保护环。

技术实现思路

[0003]本公开提供一种芯片封装条、芯片组及芯片封装方法。
[0004]第一方面，本公开提供了一种芯片封装条，应用于由多个芯片堆叠而成的芯片组，该芯片封装条包括：围绕至少一个第一芯片堆叠设置的封装条结构；其中，所述封装条结构包括多个堆叠的金属环，至少部分所述金属环为由多个断开弧段构成的不连续的金属环，且至少一个所述断开弧段分别与所述第一芯片的至少一个接口单元、以及所述芯片组中除所述第一芯片之外的至少一个第二芯片连接，使所述接口单元与所述第二芯片之间建立逻辑连接。
[0005]第二方面，本公开提供了一种芯片组，该芯片组包括：衬底；堆叠设置于所述衬底上的多个芯片；以及围绕至少一个所述芯片设置的芯片封装条；其中，所述芯片封装条采用本公开实施例任一项所述的芯片封装条。
[0006]第三方面，本公开提供了一种芯片封装方法，该芯片封装方法包括：提供衬底和多个待封装芯片；从多个待封装芯片中选取至少一个目标芯片，并在所述目标芯片外围设置本公开实施例任一项所述的芯片封装条；将所述目标芯片和剩余的多个所述待封装芯片堆叠设置在所述衬底上，得到封装后的芯片组。
[0007]本公开所提供的实施例，在芯片组中的至少一个芯片设置该芯片封装条的情况下，复用了该芯片封装条占用的面积，在断点方式的芯片封装条的基础上，实现芯片中接口单元与该芯片组中至少一个其他芯片之间的逻辑连接，而不必在芯片外额外占用面积，从而提高了芯片的面积利用率；同时，基于该芯片封装条可以代替硅通孔实现芯片组内芯片之间的逻辑连接，从而缩短了孔深，一方面降低了封装的工艺成本，另一方面还提高了封装的可靠性。
[0008]应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0009]附图用来提供对本公开的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其他特征和优点对本领域技术人员将变得更加显而易见，在附图中：
[0010]图1为相关技术提供的一种倒装芯片的封装结构示意图；
Via，TSV)的封装方式。
[0032]图1为相关技术提供的一种倒装芯片的封装结构示意图。参照图1，该封装结构包括倒桩芯片101、焊料凸点(Bump)102、基板103、底部填充物104、结构胶贴剂105、散热膏106以及一体式空腔盖107。
[0033]如图1所示，与传统的封装方式(通常将芯片的有源区面向上设置，背对基板，并贴后键合)不同，倒装芯片101的有源区面向基板103设置，并通过阵列排布的焊料凸点102实现倒装芯片101与基板103的互连。其中，焊料凸点可以实现芯片与基板之间的电气互联，其通常具有较小的球形结构，采用导电材料通过凸点生长(Bumping)工艺制备而成。
[0034]图2为相关技术提供的一种晶圆级封装的工作过程示意图。参照图2，对于一块完整的晶圆(Wafer)，先基于Bumping工艺实现电路连接，再对晶圆中的晶粒进行切割处理，从而得到多个芯片。其中，晶圆表面通常涂覆有保护层。
[0035]图3为相关技术提供的一种基于2.5D的芯片封装结构示意图。参照图3，该芯片封装结构主要包括逻辑(Logic)单元310、高带宽内存(High Bandwidth Memory，HBM)单元320、中介层330和基板340，其中，HBM单元320由多个芯片321堆叠而成，中介层实质上是位于焊锡球和晶粒之间的导电层。
[0036]如图3所示，中介层330位于基板340与功能单元之间，通过中介层330进行连接可以有效扩大连接面。其中，逻辑单元310通过中介层330与基板340连接，HBM单元320通过中介层330与基板340连接，且逻辑单元310与HBM单元320之间也通过该中介层330进行连接。
[0037]需要说明的是，在一些可选的实现方式中，还可以采用RDL层实现2.5D封装，RDL层可以使芯片与芯片之间输入输出连线重新在该RDL层上布线，从而能够实现更直接、更密集的连接。
[0038]图4为相关技术提供的一种基于3D的芯片封装结构示意图。参照图4，该芯片封装结构主要包括基板401、位于基板背面的第一功能层402、位于基板正面的第二功能层403。其中，在第一功能层402中设置有基于RDL的第一金属结构404，在第二功能层403中设置有基于RDL的第二金属结构405，且第一金属结构与第二金属结构之间设置有硅通孔406，以通过硅通孔406分别连接第一金属结构404和第二金属结构406，实现在芯片之间在纵向上的连接关系。
[0039]综上可知，从集成度、性能层面而言，3D封装优于2.5D封装，2.5D封装优于晶圆级封装。但是，3D封装通常需要借助TSV来贯穿芯片，因而需要在芯片的非功能区进行穿孔，通常会占用划片槽(scribe line)或者额外区域(例如，在芯片设计阶段，需要在芯片内部预留用于实现pad out的贯穿线)，且划片槽在进行切片处理时还存在面积损耗，因此，无论是占用划片槽还是额外区域，均会减小芯片的可用面积。因此，在芯片面积有限的情况下，若满足上述要求，则会导致芯片中用于制备电路模块的面积减少，从而减小芯片的利用率，可能对芯片的性能以及可靠性产生影响。
[0040]另外，若基于TSV贯穿芯片之后，需要在通孔内部电镀铜(Cu)，由于铜的生长过程是自下而上进行的，并且生长过程所需要的促进剂和抑制剂消耗不均匀(通常抑制剂在底部先消耗，因此促进剂在底部位置发挥主要作用)，而且，由于有机物的抑制剂中高浓度的Cl(氯)、N(氮)、O(氧)杂质元素大量分布在晶界上，因此而产生钉扎效应(Zener pinning)，对晶粒的自由生长起到抑制作用，从而导致顶部的铜晶粒较小，最终在通孔内部形成内应
力，可能引起裂纹、胀出等不良现象，进而导致降低芯片可靠性，增加芯片封装工艺成本等问题。
[0041]封装条是介于芯片的电路功能实现区域与划片槽之间的保护环。封装条通常由有源(diff)层(layer)、过孔(contact)、通孔(via)和金属(metal)层等按照一定的规则叠加组成，其主要作用是防止在切割芯片时对芯片造成机械损伤。另外，封装条还能防止水汽、游离离子等从侧面断口侵入芯片而对芯片功能造成影响，且通过将封装条接地，还可以屏蔽芯片外的干扰。由此可知，封装条类似于芯片的长城一样，从四周环绕包围芯片，不仅可以缓解划片对芯片内部电路的影响，另外还能防止外界水汽、灰尘等侵入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装条，其特征在于，应用于由多个芯片堆叠而成的芯片组，包括：围绕至少一个第一芯片堆叠设置的封装条结构；其中，所述封装条结构包括多个堆叠的金属环，至少部分所述金属环为由多个断开弧段构成的不连续的金属环，且至少一个所述断开弧段分别与所述第一芯片的至少一个接口单元、以及所述芯片组中除所述第一芯片之外的至少一个第二芯片连接，使所述接口单元与所述第二芯片之间建立逻辑连接。2.根据权利要求1所述的芯片封装条，其特征在于，包括：所述金属环的断开位置和断开数量是根据所述第一芯片中接口单元的分布情况和/或属性信息确定的；其中，所述接口单元至少包括输入输出接口。3.根据权利要求1所述的芯片封装条，其特征在于，包括：与所述断开弧段连接的接口单元，是根据所述断开弧段与所述第一芯片中各个接口单元之间的距离，从多个接口单元中选取出来的。4.根据权利要求1所述的芯片封装条，其特征在于，包括：具有相同断开位置和断开数量的多个金属环中，各个断开弧段与相邻金属环中对应的断开弧段构成多个封装条子结构；其中，至少一个所述封装条子结构的至少一个断开弧段进行接地处理；和/或，至少一个封装条子结构的至少两个相邻的断开弧段之间处于不导通状态，所述不导通状态通过不设置通孔或者将通孔至于无效连接状态实现。5.根据权利要求4所述的芯片封装条，其特征在于，包括：在所述封装条子结构上下逻辑导通的情况下，从所述封装条子结构中间隔地选取多个断开弧段进行接地处理；其中，所述上下逻辑导通通过在相邻的断开弧段之间设置通孔的方式实现。6.根据权利要求4所述的芯片封装条，其特征在于，包括：从所...

【专利技术属性】
技术研发人员：谭锦丹，何伟，王新，
申请(专利权)人：北京灵汐科技有限公司，
类型：发明
国别省市：